前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路的設(shè)計(jì)流程主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路的設(shè)計(jì)流程范文

在非微電子專業(yè)如計(jì)算機(jī)、通信、信號(hào)處理、自動(dòng)化、機(jī)械等專業(yè)開設(shè)集成電路設(shè)計(jì)技術(shù)相關(guān)課程，一方面，這些專業(yè)的學(xué)生有電子電路基礎(chǔ)知識(shí)，又有自己本專業(yè)的知識(shí)，可以從本專業(yè)的系統(tǒng)角度來(lái)理解和設(shè)計(jì)集成電路芯片，非常適合進(jìn)行各種應(yīng)用的集成電路芯片設(shè)計(jì)階段的工作，這些專業(yè)也是目前芯片設(shè)計(jì)需求最旺盛的領(lǐng)域；另一方面，對(duì)于這些專業(yè)學(xué)生的應(yīng)用特點(diǎn)，不宜也不可能開設(shè)微電子專業(yè)的所有課程，也不宜將集成電路設(shè)計(jì)階段的許多技術(shù)（如低功耗設(shè)計(jì)、可測(cè)性設(shè)計(jì)等）開設(shè)為單獨(dú)課程，而是要將相應(yīng)課程整合，開設(shè)一到二門集成電路設(shè)計(jì)的綜合課程，使學(xué)生既能夠掌握集成電路設(shè)計(jì)基本技術(shù)流程，也能夠了解集成電路設(shè)計(jì)方面更深層的技術(shù)和發(fā)展趨勢(shì)。因此，在課程的具體設(shè)置上，應(yīng)該把握以下原則。理論講授與實(shí)踐操作并重集成電路設(shè)計(jì)技術(shù)是一門實(shí)踐性非常強(qiáng)的課程。隨著電子信息技術(shù)的飛速發(fā)展，采用EDA工具進(jìn)行電路輔助設(shè)計(jì)，已經(jīng)成為集成電路芯片主流的設(shè)計(jì)方法。因此，在理解電路和芯片設(shè)計(jì)的基本原理和流程的基礎(chǔ)上，了解和掌握相關(guān)設(shè)計(jì)工具，是掌握集成電路設(shè)計(jì)技術(shù)的重要環(huán)節(jié)。技能培訓(xùn)與前瞻理論皆有在課程的內(nèi)容設(shè)置中，既要有使學(xué)生掌握集成電路芯片設(shè)計(jì)能力和技術(shù)的講授和實(shí)踐，又有對(duì)集成電路芯片設(shè)計(jì)新技術(shù)和更高層技術(shù)的介紹。這樣通過本門課程的學(xué)習(xí)，一方面，學(xué)員掌握了一項(xiàng)實(shí)實(shí)在在有用的技術(shù)；另一方面，學(xué)員了解了該項(xiàng)技術(shù)的更深和更新的知識(shí)，有利于在碩、博士階段或者在工作崗位上，對(duì)集成電路芯片設(shè)計(jì)技術(shù)的繼續(xù)研究和學(xué)習(xí)?；A(chǔ)理論和技術(shù)流程隔離由于是針對(duì)非微電子專業(yè)開設(shè)的課程，因此在課程講授中不涉及電路設(shè)計(jì)的一些原理性知識(shí)，如半導(dǎo)體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)上，這樣非微電子專業(yè)的學(xué)生能夠很容易入門，提高其學(xué)習(xí)興趣和熱情。

2非微電子專業(yè)集成電路設(shè)計(jì)課程實(shí)踐

根據(jù)以上原則，信息工程大學(xué)根據(jù)具體實(shí)際，在計(jì)算機(jī)、通信、信號(hào)處理、密碼等相關(guān)專業(yè)開設(shè)集成電路芯片設(shè)計(jì)技術(shù)課程，根據(jù)近兩年的教學(xué)情況來(lái)看，取得良好的效果。該課程的主要特點(diǎn)如下。優(yōu)化的理論授課內(nèi)容

1）集成電路芯片設(shè)計(jì)概論：介紹IC設(shè)計(jì)的基本概念、IC設(shè)計(jì)的關(guān)鍵技術(shù)、IC技術(shù)的發(fā)展和趨勢(shì)等內(nèi)容。使學(xué)員對(duì)IC設(shè)計(jì)技術(shù)有一個(gè)大概而全面的了解，了解IC設(shè)計(jì)技術(shù)的發(fā)展歷程及基本情況，理解IC設(shè)計(jì)技術(shù)的基本概念；了解IC設(shè)計(jì)發(fā)展趨勢(shì)和新技術(shù)，包括軟硬件協(xié)同設(shè)計(jì)技術(shù)、IC低功耗設(shè)計(jì)技術(shù)、IC可重用設(shè)計(jì)技術(shù)等。

2）IC產(chǎn)業(yè)鏈及設(shè)計(jì)流程：介紹集成電路產(chǎn)業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數(shù)字IC設(shè)計(jì)流程等內(nèi)容。使學(xué)員了解集成電路產(chǎn)業(yè)的變革和分工，了解設(shè)計(jì)、制造、封裝、測(cè)試等環(huán)節(jié)的一些基本情況，了解數(shù)字IC的整個(gè)設(shè)計(jì)流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時(shí)序驗(yàn)證與物理驗(yàn)證及芯片面積優(yōu)化、時(shí)鐘樹綜合、掃描鏈插入等內(nèi)容。

3）RTL硬件描述語(yǔ)言基礎(chǔ)：主要講授Verilog硬件描述語(yǔ)言的基本語(yǔ)法、描述方式、設(shè)計(jì)方法等內(nèi)容。使學(xué)員能夠初步掌握使用硬件描述語(yǔ)言進(jìn)行數(shù)字邏輯電路設(shè)計(jì)的基本語(yǔ)法，了解大型電路芯片的基本設(shè)計(jì)規(guī)則和設(shè)計(jì)方法，并通過設(shè)計(jì)實(shí)踐學(xué)習(xí)和鞏固硬件電路代碼編寫和調(diào)試能力。

4）系統(tǒng)集成設(shè)計(jì)基礎(chǔ)：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網(wǎng)絡(luò)（NoC）的基本概念和集成設(shè)計(jì)方法。使學(xué)員初步了解大規(guī)模系統(tǒng)級(jí)芯片架構(gòu)設(shè)計(jì)的基礎(chǔ)方法及主要片內(nèi)嵌入式處理器核。豐富的實(shí)踐操作內(nèi)容

1）Verilog代碼設(shè)計(jì)實(shí)踐：學(xué)習(xí)通過課下編碼、上機(jī)調(diào)試等方式，初步掌握使用Verilog硬件描述語(yǔ)言進(jìn)行基本數(shù)字邏輯電路設(shè)計(jì)的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設(shè)計(jì)能力。

2）IC前端設(shè)計(jì)基礎(chǔ)實(shí)踐：依托Synopsys公司數(shù)字集成電路前端設(shè)計(jì)平臺(tái)DesignCompiler，使學(xué)員通過上機(jī)演練，初步掌握使用DesignCompiler進(jìn)行集成電路前端設(shè)計(jì)的流程和方法，主要包括RTL綜合、時(shí)序約束、時(shí)序優(yōu)化、可測(cè)性設(shè)計(jì)等內(nèi)容。

3）IC后端設(shè)計(jì)基礎(chǔ)實(shí)踐：依托Synopsys公司數(shù)字集成電路后端設(shè)計(jì)平臺(tái)ICCompiler，使學(xué)員通過上機(jī)演練，初步掌握使用ICCompiler進(jìn)行集成電路后端設(shè)計(jì)的流程和方法，主要包括后端設(shè)計(jì)準(zhǔn)備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時(shí)鐘樹綜合、布線操作、物理驗(yàn)證與最終優(yōu)化等內(nèi)容。靈活的考核評(píng)價(jià)機(jī)制

1）IC設(shè)計(jì)基本知識(shí)筆試：通過閉卷考試的方式，考查學(xué)員隊(duì)IC設(shè)計(jì)的一些基本知識(shí)，如基本概念、基本設(shè)計(jì)流程、簡(jiǎn)單的代碼編寫等。

2）IC設(shè)計(jì)上機(jī)實(shí)踐操作：通過上機(jī)操作的形式，給定一個(gè)具體并相對(duì)簡(jiǎn)單的芯片設(shè)計(jì)代碼，要求學(xué)員使用Synopsys公司數(shù)字集成電路設(shè)計(jì)前后端平臺(tái)，完成整個(gè)芯片的前后端設(shè)計(jì)和驗(yàn)證流程。

3）IC設(shè)計(jì)相關(guān)領(lǐng)域報(bào)告：通過撰寫報(bào)告的形式，要求學(xué)員查閱IC設(shè)計(jì)領(lǐng)域的相關(guān)技術(shù)文獻(xiàn)，包括該領(lǐng)域的前沿研究技術(shù)、設(shè)計(jì)流程中相關(guān)技術(shù)點(diǎn)的深入研究、集成電路設(shè)計(jì)領(lǐng)域的發(fā)展歷程和趨勢(shì)等，撰寫相應(yīng)的專題報(bào)告。

3結(jié)語(yǔ)

第2篇：集成電路的設(shè)計(jì)流程范文

在當(dāng)前集成電路封裝制造中，考慮到集成電路封裝的制造特點(diǎn)以及生產(chǎn)現(xiàn)狀，要想提高集成電路封裝制造的生產(chǎn)效率，就要立足現(xiàn)有生產(chǎn)條件，對(duì)生產(chǎn)流程和生產(chǎn)程序進(jìn)行優(yōu)化，并把握生產(chǎn)原則，制定具體的生產(chǎn)方案，保證集成電路封裝制造能夠在生產(chǎn)效率上獲得全面提高?；谶@一認(rèn)識(shí)，我們應(yīng)對(duì)集成電路封裝制造引起足夠的重視，認(rèn)真分析其生產(chǎn)流程特點(diǎn)，從產(chǎn)品特性分析和產(chǎn)品制造流程優(yōu)化入手，為集成電路封裝制造提供有力的支持，保證集成電路封裝制造的生產(chǎn)效率滿足實(shí)際需要。

【關(guān)鍵詞】集成電路 封裝制造 生產(chǎn)效率

1 前言

結(jié)合當(dāng)前集成電路封裝制造實(shí)際，集成電路封裝的生產(chǎn)效率，是決定集成電路封裝制造效果的重要因素，只有全面提高生產(chǎn)效率，才能滿足集成電路封裝制造需要，為集成電路封裝制造提供有力支持。為此，集成電路封裝制造要想提高生產(chǎn)效率，就要對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善，并制定操作性較強(qiáng)的生產(chǎn)計(jì)劃，同時(shí)還要對(duì)設(shè)備人員配比進(jìn)行優(yōu)化，真正從生產(chǎn)流程和制造現(xiàn)場(chǎng)入手，制定完善的生產(chǎn)計(jì)劃，保證集成電路封裝制造生產(chǎn)效率能夠得到全面提高，滿足集成電路封裝制造需要。

2 集成電路封裝制造，應(yīng)對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善

通過對(duì)集成電路封裝制造過程進(jìn)行了解后可知，生產(chǎn)流程是決定生產(chǎn)效率的重要因素，只有建立完善的生產(chǎn)流程，才能保證集成電路封裝制造取得積極效果。為此，集成電路封裝制造生產(chǎn)效率的提高，應(yīng)從對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善入手，具體應(yīng)做好以下幾個(gè)方面工作：

2.1 對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行深入了解，總結(jié)生產(chǎn)流程不足

在對(duì)生產(chǎn)流程進(jìn)行完善之前，需要對(duì)現(xiàn)有的生產(chǎn)流程進(jìn)行全面了解，并對(duì)生產(chǎn)流程的特點(diǎn)和要素進(jìn)行全面了解，做到總結(jié)現(xiàn)有生產(chǎn)流程的不足，為生產(chǎn)流程的優(yōu)化提供有力支持，保證生產(chǎn)流程的完善能夠滿足生產(chǎn)需要并取得實(shí)效。

2.2 根據(jù)產(chǎn)品特點(diǎn)，對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善

基于提高產(chǎn)品生產(chǎn)效率的現(xiàn)實(shí)需要，在集成電路封裝制造過程中，應(yīng)根據(jù)產(chǎn)品特點(diǎn)對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善，將側(cè)重點(diǎn)放在生產(chǎn)流程的合理性和生產(chǎn)效率上。結(jié)合當(dāng)前集成電路封裝產(chǎn)品制造實(shí)際，對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善是提高生產(chǎn)效率的有效手段。

2.3 結(jié)合生產(chǎn)實(shí)際，對(duì)生產(chǎn)流程進(jìn)行適當(dāng)調(diào)整

深入了解了生產(chǎn)流程的特點(diǎn)之后，應(yīng)根據(jù)集成電路封裝產(chǎn)品的特點(diǎn)對(duì)生產(chǎn)流程進(jìn)行適當(dāng)調(diào)整，調(diào)整應(yīng)重點(diǎn)對(duì)工序、人員和交接過程進(jìn)行改進(jìn)，使集成電路封裝產(chǎn)品能夠在整體生產(chǎn)效率上得到全面提高。因此，對(duì)生產(chǎn)流程進(jìn)行適當(dāng)調(diào)整是十分必要的。

3 集成電路封裝制造，應(yīng)制定操作性較強(qiáng)的生產(chǎn)計(jì)劃

結(jié)合集成電路封裝制造實(shí)際，在集成電路封裝制造過程中，科學(xué)的生產(chǎn)計(jì)劃是保障產(chǎn)品生產(chǎn)效率的重要指導(dǎo)文件，只有強(qiáng)化生產(chǎn)計(jì)劃的編制質(zhì)量，并提高生產(chǎn)計(jì)劃的可操作性，才能保證集成電路封裝制造取得積極效果。為此，集成電路封裝制造應(yīng)保證生產(chǎn)計(jì)劃的可操作性，具體應(yīng)從以下幾個(gè)方面入手：

（1）生產(chǎn)計(jì)劃在編制之前，需要對(duì)生產(chǎn)流程進(jìn)行全面深入的了解。鑒于生產(chǎn)計(jì)劃的重要性，在生產(chǎn)計(jì)劃編制之前，只有對(duì)生產(chǎn)流程進(jìn)行深入的了解，才能提高生產(chǎn)計(jì)劃的針對(duì)性，保證生產(chǎn)計(jì)劃的指導(dǎo)性得到全面發(fā)揮。因此，生產(chǎn)計(jì)劃的編制需要以生產(chǎn)實(shí)際為前提。

（2）生產(chǎn)計(jì)劃在編制中，應(yīng)充分考慮設(shè)備及人員生產(chǎn)能力。考慮到生產(chǎn)計(jì)劃的指導(dǎo)性，在生產(chǎn)計(jì)劃編制過程中，只有對(duì)設(shè)備和人員的生產(chǎn)能力有足夠的了解，才能保證生產(chǎn)計(jì)劃的指導(dǎo)性有效發(fā)揮。因此，生產(chǎn)計(jì)劃的編制，應(yīng)以設(shè)備和人員的生產(chǎn)實(shí)際為主，切忌盲目編制生產(chǎn)計(jì)劃。

（3）生產(chǎn)計(jì)劃在編制中，應(yīng)做到生產(chǎn)資源合理調(diào)配和優(yōu)化。在生產(chǎn)計(jì)劃的編制中，生產(chǎn)資源的調(diào)配和優(yōu)化是保證生產(chǎn)計(jì)劃有效性的關(guān)鍵因素?；谶@一認(rèn)識(shí)，生產(chǎn)計(jì)劃的編制，應(yīng)立足企業(yè)實(shí)際，對(duì)生產(chǎn)資源和生產(chǎn)流程進(jìn)行全面了解，實(shí)現(xiàn)生產(chǎn)資源的合理調(diào)配和優(yōu)化，滿足生產(chǎn)需要。

4 集成電路封裝制造，應(yīng)正確利用分析方法

直接觀察法是一種簡(jiǎn)便有效的分析工具，它可以幫助我們更好的理解現(xiàn)狀，發(fā)現(xiàn)問題，尋找提高的機(jī)會(huì)，同時(shí)它提供了一種流程分析的方法.一種非常有效的持續(xù)改進(jìn)方法。通過觀察設(shè)備及操作工的活動(dòng)，迅速發(fā)現(xiàn)生產(chǎn)中存在的問題，利用分析工具弄清楚哪些活動(dòng)是有價(jià)值的，哪些活動(dòng)是沒有價(jià)值但必須的，哪些活動(dòng)是沒有價(jià)值也沒有必要做的，去掉那些沒有價(jià)值的活動(dòng)，多做增值的活動(dòng)，就找到提高的辦法了。通常在分析過程中我們會(huì)用到一些工具去記錄和分析我們所觀察到的內(nèi)容。自上而下的流程圖，生產(chǎn)流程圖，材料流程圖，人員流程圖。

通常集成電路封裝制造會(huì)存在以下問題：

（1）每批料在上料前和卸料后都要進(jìn)行點(diǎn)數(shù)，此時(shí)設(shè)備會(huì)處于等待狀態(tài)大概十五分鐘，大大降低了設(shè)備的利用率。

（2）在上料后。設(shè)備需要3分鐘下載程序，此時(shí)操作工處于閑置狀態(tài)。 所有的料都卸載后，操作工需耍對(duì)所有的料進(jìn)行點(diǎn)數(shù)，在點(diǎn)數(shù)的這段時(shí)間設(shè)備處于閑置狀態(tài)。

（3）在所有的 片測(cè)試完畢后，操作工需要把裝料的小推車送到下一站點(diǎn)，再進(jìn)行下一批料的上料，在送料的這段時(shí)間設(shè)備處于閑置狀態(tài)。

基于以上問題.我們對(duì)操作流程做了調(diào)整，以便盡可能的減少設(shè)備的等待時(shí)間，提高設(shè)備的利用率。

5 結(jié)論

通過本文的分析可知，集成電路封裝的生產(chǎn)效率，是決定集成電路封裝制造效果的重要因素，只有全面提高生產(chǎn)效率，才能滿足集成電路封裝制造需要，為集成電路封裝制造提供有力支持。為此，集成電路封裝制造要想提高生產(chǎn)效率，就要對(duì)現(xiàn)有生產(chǎn)流程進(jìn)行完善，并制定操作性較強(qiáng)的生產(chǎn)計(jì)劃，同時(shí)還要對(duì)設(shè)備人員配比進(jìn)行優(yōu)化，真正從生產(chǎn)流程和制造現(xiàn)場(chǎng)入手，制定完善的生產(chǎn)計(jì)劃，保證集成電路封裝制造生產(chǎn)效率能夠得到全面提高。

參考文獻(xiàn)

[1]王戟.SECS/GEM在半導(dǎo)體生產(chǎn)計(jì)算機(jī)集成制造系統(tǒng)中的應(yīng)用研究[D].浙江工業(yè)大學(xué)，2013.

[2]朱虹，錢省三.基于TOC理論的OEE的應(yīng)用[J].半導(dǎo)體技術(shù)，2014.

[3]楊明朗，段天宏，楊曉丹.包裝企業(yè)作業(yè)環(huán)境人機(jī)工程模糊綜合評(píng)價(jià)研究及實(shí)現(xiàn)[J].包裝工程，2014.

[4]顧文艷.機(jī)械系統(tǒng)人機(jī)界面虛擬設(shè)計(jì)方法的研究[D].中國(guó)農(nóng)業(yè)大學(xué)，2014.

[5]孔造杰.工業(yè)維護(hù)管理系統(tǒng)ROM理論與方法研究[D].天津大學(xué)，2014.

[6]邵志芳，錢省三.半導(dǎo)體晶圓制造車間層控制的內(nèi)容及方法[J].半導(dǎo)體技術(shù)，2013.

第3篇：集成電路的設(shè)計(jì)流程范文

2001年我國(guó)新增“集成電路設(shè)計(jì)與集成系統(tǒng)”本科專業(yè)，2003年至2009年，我國(guó)在清華大學(xué)、北京大學(xué)、復(fù)旦大學(xué)等高校分三批設(shè)立了20個(gè)大學(xué)集成電路人才培養(yǎng)基地，加上原有的“微電子科學(xué)與工程”專業(yè)，目前，國(guó)內(nèi)已有近百所高校開設(shè)了微電子相關(guān)專業(yè)和實(shí)訓(xùn)基地，由此可見，國(guó)家對(duì)集成電路行業(yè)人才培養(yǎng)的高度重視。在新形勢(shì)下，集成電路相關(guān)專業(yè)的“重理論輕實(shí)踐”、“重教授輕自學(xué)輕互動(dòng)”的傳統(tǒng)人才培養(yǎng)模式已不再適用。因此，探索新的人才培養(yǎng)方式，改革集成電路設(shè)計(jì)類課程體系顯得尤為重要。傳統(tǒng)人才培養(yǎng)模式的“重理論、輕實(shí)踐”方面，可從課程教學(xué)學(xué)時(shí)安排上略見一斑。例如：某高?！澳M集成電路設(shè)計(jì)”課程，總學(xué)時(shí)為80，其中理論為64學(xué)時(shí)，實(shí)驗(yàn)為16學(xué)時(shí)，理論與實(shí)驗(yàn)學(xué)時(shí)比高達(dá)4∶1。由于受學(xué)時(shí)限制，實(shí)驗(yàn)內(nèi)容很難全面覆蓋模擬集成電路的典型結(jié)構(gòu)，且實(shí)驗(yàn)所涉及的電路結(jié)構(gòu)、器件尺寸和參數(shù)只能由授課教師直接給出，學(xué)生在有限的實(shí)驗(yàn)學(xué)時(shí)內(nèi)僅完成電路的仿真驗(yàn)證工作。由于缺失了根據(jù)所學(xué)理論動(dòng)手設(shè)計(jì)電路結(jié)構(gòu)，計(jì)算器件尺寸，以及通過仿真迭代優(yōu)化設(shè)計(jì)等環(huán)節(jié)，使得眾多應(yīng)屆畢業(yè)生走出校園后普遍不具備直接參與集成電路設(shè)計(jì)的能力?！爸亟淌?、輕自學(xué)、輕互動(dòng)”的傳統(tǒng)教學(xué)方式也備受詬病。課堂上，授課教師過多地關(guān)注知識(shí)的傳授，忽略了發(fā)揮學(xué)生主動(dòng)學(xué)習(xí)的主觀能動(dòng)性，導(dǎo)致教師教得很累，學(xué)生學(xué)得無(wú)趣。

2集成電路設(shè)計(jì)類課程體系改革探索和教學(xué)模式的改進(jìn)

2014年“數(shù)字集成電路設(shè)計(jì)”課程被列入我校卓越課程的建設(shè)項(xiàng)目，以此為契機(jī)，卓越課程建設(shè)小組對(duì)集成電路設(shè)計(jì)類課程進(jìn)行了探索性的“多維一體”的教學(xué)改革，運(yùn)用多元化的教學(xué)組織形式，通過合作學(xué)習(xí)、小組討論、項(xiàng)目學(xué)習(xí)、課外實(shí)訓(xùn)等方式，營(yíng)造開放、協(xié)作、自主的學(xué)習(xí)氛圍和批判性的學(xué)習(xí)環(huán)境。

2．1新型集成電路設(shè)計(jì)課程體系探索

由于統(tǒng)一的人才培養(yǎng)方案，造成了學(xué)生“學(xué)而不精”局面，培養(yǎng)出來(lái)的學(xué)生很難快速適應(yīng)企業(yè)的需求，往往企業(yè)還需追加6～12個(gè)月的實(shí)訓(xùn)，學(xué)生才能逐漸掌握專業(yè)技能，適應(yīng)工作崗位。因此，本卓越課程建設(shè)小組試圖根據(jù)差異化的人才培養(yǎng)目標(biāo)，探索新型集成電路設(shè)計(jì)類課程體系，重新規(guī)劃課程體系，突出課程的差異化設(shè)置。集成電路設(shè)計(jì)類課程的差異化，即根據(jù)不同的人才培養(yǎng)目標(biāo)，開設(shè)不同的專業(yè)課程。比如，一些班級(jí)側(cè)重培養(yǎng)集成電路前端設(shè)計(jì)的高端人才，其開設(shè)的集成電路設(shè)計(jì)類課程包括數(shù)字集成電路設(shè)計(jì)、集成電路系統(tǒng)與芯片設(shè)計(jì)、模擬集成電路設(shè)計(jì)、射頻電路基礎(chǔ)、硬件描述語(yǔ)言與FPGA設(shè)計(jì)、集成電路EDA技術(shù)、集成電路工藝原理等；另外的幾個(gè)班級(jí)，則側(cè)重于集成電路后端設(shè)計(jì)的高端人才培養(yǎng)，其開設(shè)的集成電路設(shè)計(jì)類課程包括數(shù)字集成電路設(shè)計(jì)、CMOS模擬集成電路設(shè)計(jì)、版圖設(shè)計(jì)技術(shù)、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測(cè)試等。在多元化的培養(yǎng)模式中，加入實(shí)訓(xùn)環(huán)節(jié)，為期一年，設(shè)置在第七、八學(xué)期。學(xué)生可自由選擇，或留在學(xué)校參與教師團(tuán)隊(duì)的項(xiàng)目進(jìn)行實(shí)訓(xùn)，或進(jìn)入企業(yè)實(shí)習(xí)，以此來(lái)提高學(xué)生的專業(yè)技能與綜合素質(zhì)。

2．2理論課課堂教學(xué)方式的改進(jìn)

傳統(tǒng)的課堂理論教學(xué)方式主要“以教為主”，缺少了“以學(xué)為主”的互動(dòng)環(huán)節(jié)和自主學(xué)習(xí)環(huán)節(jié)。通過增加以學(xué)生為主導(dǎo)的學(xué)習(xí)環(huán)節(jié)，提高學(xué)生學(xué)習(xí)的興趣和學(xué)習(xí)效果。改進(jìn)措施如下：

（1）適當(dāng)降低精講學(xué)時(shí)。精講學(xué)時(shí)從以往的占課程總學(xué)時(shí)的75％～80％，降低為30％～40％，課程的重點(diǎn)和難點(diǎn)由主講教師精講，精講環(huán)節(jié)重在使學(xué)生掌握扎實(shí)的理論基礎(chǔ)。

（2）增加課堂互動(dòng)和自學(xué)學(xué)時(shí)。其學(xué)時(shí)由原來(lái)的占理論學(xué)時(shí)不到5％增至40％～50％。

（3）采用多樣化課堂教學(xué)手段，包括團(tuán)隊(duì)合作學(xué)習(xí)、課堂小組討論和自主學(xué)習(xí)等，激發(fā)學(xué)生自主學(xué)習(xí)的興趣。比如，教師結(jié)合當(dāng)前本專業(yè)國(guó)內(nèi)外發(fā)展趨勢(shì)、研究熱點(diǎn)和實(shí)踐應(yīng)用等，將課程內(nèi)容凝練成幾個(gè)專題供學(xué)生進(jìn)行小組討論，每小組人數(shù)控制在3～4人，課堂討論時(shí)間安排不低于課程總學(xué)時(shí)的30％［3］。專題內(nèi)容由學(xué)生通過自主學(xué)習(xí)的方式完成，小組成員在查閱大量的文獻(xiàn)資料后，撰寫報(bào)告，在課堂上與師生進(jìn)行交流。課堂理論教學(xué)方式的改進(jìn)，充分調(diào)動(dòng)了學(xué)生的學(xué)習(xí)熱情和積極性，使學(xué)生從被動(dòng)接受變?yōu)橹鲃?dòng)學(xué)習(xí)，既活躍了課堂氣氛，也營(yíng)造了自主、平等、開放的學(xué)習(xí)氛圍。

2．3課程實(shí)驗(yàn)環(huán)節(jié)的改進(jìn)

為使學(xué)生盡快掌握集成電路設(shè)計(jì)經(jīng)驗(yàn)，提高動(dòng)手實(shí)踐能力，探索一種內(nèi)容合適、難度適中的集成電路設(shè)計(jì)實(shí)驗(yàn)教學(xué)方法勢(shì)在必行。本課程建設(shè)小組將從以下幾個(gè)方面對(duì)課程實(shí)驗(yàn)環(huán)節(jié)進(jìn)行改進(jìn)：

（1）適當(dāng)提高教學(xué)實(shí)驗(yàn)課時(shí)占課程總學(xué)時(shí)的比例，使理論和實(shí)驗(yàn)學(xué)時(shí)的比例不高于2∶1。

（2）增加課外實(shí)驗(yàn)任務(wù)。除實(shí)驗(yàn)學(xué)時(shí)內(nèi)必須完成的實(shí)驗(yàn)外，教師可增設(shè)多個(gè)備選實(shí)驗(yàn)供學(xué)生選擇。學(xué)生可在開放實(shí)驗(yàn)室完成相關(guān)實(shí)驗(yàn)內(nèi)容，為學(xué)生提供更多的自主思考和探索空間。

（3）提升集成電路設(shè)計(jì)實(shí)驗(yàn)室的軟、硬件環(huán)境。本專業(yè)通過申請(qǐng)實(shí)驗(yàn)室改造經(jīng)費(fèi)，已完成多個(gè)相關(guān)實(shí)驗(yàn)室的軟、硬件升級(jí)換代。目前，實(shí)驗(yàn)室配套完善的EDA輔助電路設(shè)計(jì)軟件，該系列軟件均為業(yè)界認(rèn)可且使用率較高的軟件。

（4）統(tǒng)籌安排集成電路設(shè)計(jì)類課程群的教學(xué)實(shí)驗(yàn)環(huán)節(jié)，力爭(zhēng)使課程群的實(shí)驗(yàn)內(nèi)容覆蓋設(shè)計(jì)全流程。由于集成電路設(shè)計(jì)類課程多、覆蓋面大，且由不同教師進(jìn)行授課，因此課程實(shí)驗(yàn)分散，難以統(tǒng)一。本課程建設(shè)小組為了提高學(xué)生的動(dòng)手能力和就業(yè)競(jìng)爭(zhēng)力，全面規(guī)劃、統(tǒng)籌安排課程群內(nèi)的所有實(shí)驗(yàn)，使學(xué)生對(duì)集成電路設(shè)計(jì)的全流程都有所了解。

3工程案例教學(xué)法的應(yīng)用

為提升學(xué)生的工程實(shí)踐經(jīng)驗(yàn)，我們將工程案例教學(xué)法貫穿于整個(gè)課程群的理論、實(shí)驗(yàn)和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級(jí)放大器的設(shè)計(jì)為例，對(duì)該教學(xué)方法在課程中的應(yīng)用進(jìn)行詳細(xì)介紹。

3．1精講環(huán)節(jié)

運(yùn)算放大器是模擬系統(tǒng)和混合信號(hào)系統(tǒng)中一個(gè)完整而又重要的部分，從直流偏置的產(chǎn)生到高速放大或?yàn)V波，都離不開不同復(fù)雜程度的運(yùn)算放大器。因此，掌握運(yùn)算放大器知識(shí)是學(xué)生畢業(yè)后從事模擬集成電路設(shè)計(jì)的基礎(chǔ)。雖然多級(jí)運(yùn)算放大器的電路規(guī)模不是很大，但是在設(shè)計(jì)過程中，需根據(jù)性能指標(biāo)，謹(jǐn)慎挑選運(yùn)放結(jié)構(gòu)，合理設(shè)計(jì)器件尺寸。運(yùn)算放大器的性能指標(biāo)指導(dǎo)著設(shè)計(jì)的各個(gè)環(huán)節(jié)和幾個(gè)比較重要的設(shè)計(jì)參數(shù)，如開環(huán)增益、小信號(hào)帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉(zhuǎn)換速率等。由于運(yùn)算放大器的設(shè)計(jì)指標(biāo)多，設(shè)計(jì)過程相對(duì)復(fù)雜，因此其工作原理、電路結(jié)構(gòu)和器件尺寸的計(jì)算方法等，這部分內(nèi)容需要由主講教師精講，其教學(xué)內(nèi)容可以放在“模擬集成電路設(shè)計(jì)”課程的理論學(xué)時(shí)里。

3．2作業(yè)環(huán)節(jié)

課后作業(yè)不僅僅是課堂教學(xué)的鞏固，還應(yīng)是課程實(shí)驗(yàn)的準(zhǔn)備環(huán)節(jié)。為了彌補(bǔ)缺失的學(xué)生自主設(shè)計(jì)環(huán)節(jié)，我們將電路結(jié)構(gòu)的設(shè)計(jì)和器件尺寸、相關(guān)參數(shù)的手工計(jì)算過程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實(shí)驗(yàn)學(xué)時(shí)，又提高了學(xué)生的分析問題和解決問題的能力。比如兩級(jí)運(yùn)算放大器的設(shè)計(jì)和仿真實(shí)驗(yàn)，運(yùn)放的設(shè)計(jì)指標(biāo)為：直流增益＞80dB；單位增益帶寬＞50MHz；負(fù)載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機(jī)實(shí)驗(yàn)之前，主講教師先將該運(yùn)放的設(shè)計(jì)指標(biāo)布置在作業(yè)中，學(xué)生根據(jù)教師指定的設(shè)計(jì)參數(shù)完成兩級(jí)運(yùn)放結(jié)構(gòu)選型及器件尺寸、參數(shù)的手工計(jì)算工作，仿真驗(yàn)證和電路優(yōu)化工作在實(shí)驗(yàn)學(xué)時(shí)或課外實(shí)訓(xùn)環(huán)節(jié)中完成。

3．3實(shí)驗(yàn)環(huán)節(jié)

在課程實(shí)驗(yàn)中，學(xué)生使用EDA軟件平臺(tái)將作業(yè)中設(shè)計(jì)好的電路輸入并搭建相關(guān)仿真環(huán)境，進(jìn)行仿真驗(yàn)證工作。學(xué)生根據(jù)仿真結(jié)果不斷優(yōu)化電路結(jié)構(gòu)和器件尺寸，直至所設(shè)計(jì)的運(yùn)算放大器滿足所有預(yù)設(shè)指標(biāo)。其教學(xué)內(nèi)容可放在“模擬集成電路設(shè)計(jì)”或“集成電路EDA技術(shù)”課程里［4］。

3．4版圖設(shè)計(jì)環(huán)節(jié)

版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設(shè)計(jì)不可或缺的重要環(huán)節(jié)。通過集成電路的版圖設(shè)計(jì)，可將立體的電路系統(tǒng)變?yōu)橐粋€(gè)二維的平面圖形，再經(jīng)過工藝加工還原為基于硅材料的立體結(jié)構(gòu)。兩級(jí)運(yùn)算放大器屬于模擬集成電路，其版圖設(shè)計(jì)不僅要滿足工藝廠商提供的設(shè)計(jì)規(guī)則，還應(yīng)考慮到模擬集成電路版圖設(shè)計(jì)的準(zhǔn)則，如匹配性、抗干擾性以及冗余設(shè)計(jì)等。其教學(xué)內(nèi)容可放在課程群中“版圖設(shè)計(jì)技術(shù)”的實(shí)驗(yàn)環(huán)節(jié)完成。通過理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實(shí)驗(yàn)的迭代仿真和版圖設(shè)計(jì)環(huán)節(jié)，使學(xué)生掌握模擬集成電路的前端設(shè)計(jì)到后端設(shè)計(jì)流程，以及相關(guān)EDA軟件的使用，具備了直接參與模擬集成電路設(shè)計(jì)的能力。

4結(jié)語(yǔ)

第4篇：集成電路的設(shè)計(jì)流程范文

【關(guān)鍵詞】集成電路;測(cè)試管理系統(tǒng);開發(fā);利用

伴隨著科學(xué)技術(shù)的不斷發(fā)展，半導(dǎo)體集成電路也出現(xiàn)了日新月異的變化，結(jié)構(gòu)復(fù)雜、大規(guī)模、速度快、功能多的電路逐漸得到有效開發(fā)，半導(dǎo)體制造工藝技術(shù)逐漸完善，其中尤為特別的是數(shù)字電路變化?；诖朔N形勢(shì)下，對(duì)集成電路測(cè)試提出了更高的要求。在以往測(cè)試軟件編制中，程序主要以測(cè)試流程為導(dǎo)向，堅(jiān)持自上至下原則進(jìn)行排列，將程控指令、測(cè)試參數(shù)、測(cè)試結(jié)果等都納入文本測(cè)試軟件中，這種編程面向過程，語(yǔ)法規(guī)則特定。但工程師必須要具有一定的編程技能，由于編程過程復(fù)雜，自動(dòng)化測(cè)試不具高效性、快速性和同步性。目前，伴隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，圖形化編程語(yǔ)言編程為工程師提供一個(gè)有效的可編程平臺(tái)。筆者主要綜合自身多年來(lái)在半導(dǎo)體企業(yè)從事集成電路測(cè)試工作實(shí)踐和管理經(jīng)驗(yàn)，深入探究集成電路測(cè)試系統(tǒng)管理及其開發(fā)應(yīng)用，旨在實(shí)現(xiàn)集成電路測(cè)試精細(xì)化管理的要求和行業(yè)可持續(xù)發(fā)展。

1.集成電路測(cè)試設(shè)備及配件概述

1.1 集成電路測(cè)試設(shè)備功能分析

針對(duì)集成電路測(cè)試設(shè)備及功能而言，主要體現(xiàn)在四個(gè)方面：

（1）測(cè)試機(jī)。測(cè)試機(jī)主要參考因素包括硬件架構(gòu)端子數(shù)、操作系統(tǒng)環(huán)境、時(shí)鐘速度、程序開發(fā)工具、應(yīng)用程序等，早期測(cè)試機(jī)多以C、Pascal等程序語(yǔ)言為開發(fā)工具，目前VB應(yīng)用廣泛，各種輔助應(yīng)用程序?yàn)闇y(cè)試工程師提供了發(fā)展時(shí)機(jī);

（2）晶圓針測(cè)機(jī)。目前，四寸至十二寸晶圓均經(jīng)針測(cè)機(jī)在晶舟與測(cè)試機(jī)間進(jìn)行存取，此種設(shè)備對(duì)機(jī)械自動(dòng)化、結(jié)構(gòu)精密度、運(yùn)轉(zhuǎn)穩(wěn)定度要求較高;

（3）器件分類機(jī)。分類機(jī)主要執(zhí)行測(cè)試機(jī)與集成電路成品間的電性接觸，按照測(cè)試程序中定義結(jié)果進(jìn)行分類;

（4）預(yù)燒爐。早期預(yù)燒爐主要提供預(yù)燒條件中所需電流、偏壓、波形電路機(jī)制，目前主要以封裝類型為依據(jù)來(lái)進(jìn)行設(shè)計(jì)，對(duì)被測(cè)器件具有承載作用。

1.2 集成電路測(cè)試機(jī)原理

測(cè)試機(jī)多由高性能量測(cè)儀器構(gòu)成，而測(cè)試系統(tǒng)屬于測(cè)試儀器與計(jì)算機(jī)控制的綜合體。計(jì)算機(jī)控制主要是經(jīng)由測(cè)試程序執(zhí)行指令集對(duì)測(cè)試硬件進(jìn)行控制，最終由測(cè)試系統(tǒng)提供測(cè)試結(jié)果。為保證測(cè)試結(jié)果的一致性，必須要對(duì)測(cè)試系統(tǒng)進(jìn)行定期校正處理，一般應(yīng)用校正芯片對(duì)測(cè)量?jī)x器精準(zhǔn)性進(jìn)行驗(yàn)證。目前，多數(shù)測(cè)試系統(tǒng)可測(cè)試具有特定類別特征的集成電路，通用器件種類包括數(shù)字、內(nèi)存、混合信號(hào)、模擬。一般而言，測(cè)試系統(tǒng)包括來(lái)源內(nèi)存、捕捉內(nèi)存、測(cè)試樣本或掃描向量?jī)?nèi)存、端子電路，而測(cè)試方法主要采用施加與測(cè)量模式，通過設(shè)置測(cè)量范圍、測(cè)量極限、設(shè)備性能參數(shù)而完成測(cè)試作業(yè)。

2.集成電路測(cè)試數(shù)據(jù)分析

為了開發(fā)集成電路測(cè)試管理系統(tǒng)，必須要詳細(xì)分析現(xiàn)有的產(chǎn)品管理過程與測(cè)試流程，從而優(yōu)化系統(tǒng)功能與框架設(shè)計(jì)。首先，要對(duì)現(xiàn)有產(chǎn)品測(cè)試數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析。一般而言，集成電路測(cè)試生產(chǎn)線上具有4個(gè)左右的測(cè)試平臺(tái)，每個(gè)測(cè)試平臺(tái)對(duì)不同產(chǎn)品、測(cè)試參數(shù)所提供的測(cè)試數(shù)據(jù)、時(shí)間不盡相同。通常狀況下，測(cè)試結(jié)果屬于生產(chǎn)過程總體情況的直接反映指標(biāo)，優(yōu)化測(cè)試參數(shù)，能獲取產(chǎn)品良率信息。在現(xiàn)階段，由于測(cè)試參數(shù)較多，且各個(gè)參數(shù)間能產(chǎn)生不同程度的交互效應(yīng)，最終影響統(tǒng)計(jì)性質(zhì)。目前，就測(cè)試統(tǒng)計(jì)工具分析方法而言，主要包括兩種：一是比較分析，二是相關(guān)性分析。譬如在不同條件下，可對(duì)每片晶片測(cè)試參數(shù)進(jìn)行比較分析，觀察測(cè)試參數(shù)之間的差異性。同時(shí)，可將測(cè)試參數(shù)與WS數(shù)據(jù)、測(cè)試數(shù)據(jù)、iEMS數(shù)據(jù)進(jìn)行相關(guān)性分析，尋找相關(guān)性誘因。以上兩種分析方法均在明確現(xiàn)有歷史數(shù)據(jù)對(duì)產(chǎn)品設(shè)備、生產(chǎn)狀況的影響下進(jìn)行。應(yīng)用現(xiàn)有數(shù)據(jù)預(yù)測(cè)產(chǎn)品特征，考慮到測(cè)試問題具有復(fù)雜性，工程師往往無(wú)法對(duì)測(cè)試結(jié)果的準(zhǔn)確性進(jìn)行優(yōu)化判斷。

在實(shí)際分析過程中，可綜合多種統(tǒng)計(jì)手段來(lái)進(jìn)行分類效果預(yù)測(cè)。具體而言，必須要注意四個(gè)問題：

（1）明確好壞組?；谡莆諝v史測(cè)試數(shù)據(jù)的基礎(chǔ)上確定好壞組分組規(guī)則;

（2）對(duì)測(cè)試參數(shù)進(jìn)行刪選。擇取與另一平臺(tái)測(cè)試數(shù)據(jù)具有相關(guān)性的測(cè)試參數(shù)，并進(jìn)行集合，在此基礎(chǔ)上擇取好壞組間差異顯著的測(cè)試參數(shù);

（3）對(duì)主成分進(jìn)行綜合分析。針對(duì)具有差異性的測(cè)試參數(shù)而言，必須要作正交化處理，將測(cè)試參數(shù)間的交互作用及時(shí)消除;

（4）判別分析。對(duì)待預(yù)測(cè)晶圓至好壞兩組距離進(jìn)行計(jì)算，應(yīng)用具有統(tǒng)計(jì)學(xué)意義的Mahalanobis距離將常用遠(yuǎn)近距離進(jìn)行替代，并將其歸納到距離近的那組，實(shí)現(xiàn)分類目標(biāo)。此流程可優(yōu)化最終結(jié)果，同時(shí)在研究過程中還可運(yùn)用判別分析、分析流程等篩選方法。

3.集成電路測(cè)試管理系統(tǒng)設(shè)計(jì)

3.1 集成電路測(cè)試系統(tǒng)數(shù)據(jù)庫(kù)概念與邏輯設(shè)計(jì)

針對(duì)集成電路測(cè)試系統(tǒng)數(shù)據(jù)庫(kù)概念設(shè)計(jì)而言，主要包括四類方法：一是自頂向下，二是自底向上，三是逐步擴(kuò)張，四是混合策略。就測(cè)試管理開發(fā)而言，主要應(yīng)用自底向上方法，即首先勾畫局部概念結(jié)構(gòu)，并將各個(gè)局部進(jìn)行集合，最終獲取全局概念結(jié)構(gòu)。于構(gòu)建概念模型前，必須要深入分析需求分析中形成的數(shù)據(jù)，把握數(shù)據(jù)實(shí)體屬性，構(gòu)建實(shí)體間關(guān)系。在數(shù)據(jù)庫(kù)開發(fā)時(shí)期，開發(fā)環(huán)境擇取Web應(yīng)用框架（Django），按照系統(tǒng)情況，于數(shù)據(jù)流圖中擇取適當(dāng)數(shù)據(jù)流圖，每部分均與一個(gè)局部應(yīng)用相對(duì)應(yīng)，聯(lián)系各個(gè)局部數(shù)據(jù)流程圖，檢查概念模型圖設(shè)計(jì)的精準(zhǔn)性。

概念結(jié)構(gòu)屬于數(shù)據(jù)模型的基礎(chǔ)，為了達(dá)到測(cè)試管理系統(tǒng)要求，要將概念結(jié)構(gòu)轉(zhuǎn)化為數(shù)據(jù)模型。在數(shù)據(jù)庫(kù)管理系統(tǒng)中，通常只支持網(wǎng)狀、關(guān)系、層次三種模型中的某一具體數(shù)據(jù)模型，導(dǎo)致各個(gè)數(shù)據(jù)庫(kù)管理系統(tǒng)硬件具有局限性。因此，在邏輯結(jié)構(gòu)設(shè)計(jì)中，首先要對(duì)概念結(jié)構(gòu)進(jìn)行轉(zhuǎn)化，促使其常用網(wǎng)狀、層次模型，并基于特定數(shù)據(jù)庫(kù)系統(tǒng)輔助下，促使轉(zhuǎn)化為數(shù)據(jù)模型。同時(shí)，數(shù)據(jù)庫(kù)擇取MySQL，降低總體擁有成本。

3.2 集成電路測(cè)試系統(tǒng)數(shù)據(jù)庫(kù)物理設(shè)計(jì)

就集成電路測(cè)試系統(tǒng)數(shù)據(jù)庫(kù)物理設(shè)計(jì)而言，首先要明確數(shù)據(jù)庫(kù)物理結(jié)構(gòu)，再對(duì)其進(jìn)行綜合評(píng)價(jià)，其內(nèi)容主要包括三個(gè)方面：

（1）數(shù)據(jù)儲(chǔ)存結(jié)構(gòu)。在對(duì)數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)進(jìn)行評(píng)價(jià)時(shí)，要將維護(hù)代價(jià)、存取時(shí)間、空間利用率作為考慮因素。一般而言，將冗余數(shù)據(jù)消除，能有效節(jié)約存儲(chǔ)空間，但易增大查詢代價(jià)，故要權(quán)衡利益，擇取折中方案。MySQL屬于關(guān)系型數(shù)據(jù)庫(kù)，聚簇功能強(qiáng)大，為了保證查詢速度，可將屬性上存在相同值的元組進(jìn)行集中，存入物理塊中;

（2）數(shù)據(jù)存儲(chǔ)位置。在開展數(shù)據(jù)庫(kù)物理設(shè)計(jì)時(shí)，可將MySQL數(shù)據(jù)庫(kù)中的用戶表空間與系統(tǒng)文件相對(duì)應(yīng)的數(shù)據(jù)存入磁盤驅(qū)動(dòng)器中，以達(dá)索引與數(shù)據(jù)庫(kù)軟件、表分類存放目的。針對(duì)MySQL數(shù)據(jù)庫(kù)而言，可將不同用戶建立的表進(jìn)行分類存放，可最大限度地優(yōu)化數(shù)據(jù)庫(kù);

（3）數(shù)據(jù)存取路徑。在關(guān)系數(shù)據(jù)庫(kù)中，要明確存取路徑，尋找索引構(gòu)建方法。索引作為一種數(shù)據(jù)庫(kù)結(jié)構(gòu)，主要包括三種形式：一是簇索引，二是表索引，三是位映射索引。在MySQL數(shù)據(jù)庫(kù)中，利用索引可提高聚集中數(shù)據(jù)與表檢索速度。科學(xué)應(yīng)用索引，能降低磁盤I/O操作次數(shù)。

4.集成電路測(cè)試管理系統(tǒng)的實(shí)現(xiàn)與開發(fā)利用

4.1 集成電路測(cè)試數(shù)據(jù)輸入

在測(cè)試生產(chǎn)線上，由于每天都會(huì)出現(xiàn)大量的晶圓測(cè)試作業(yè)，故針對(duì)產(chǎn)品測(cè)試管理系統(tǒng)來(lái)講，必須要將晶圓信息輸入到相應(yīng)數(shù)據(jù)庫(kù)中，便于后續(xù)功能操作的實(shí)現(xiàn)。在現(xiàn)有測(cè)試生產(chǎn)線上，一部分產(chǎn)品信息可實(shí)現(xiàn)自動(dòng)輸入，譬如每片晶圓均存在自身產(chǎn)品批次與編號(hào)，于晶圓制造中可將此類信息標(biāo)記在晶圓表面上，經(jīng)由晶圓針測(cè)機(jī)自動(dòng)識(shí)別裝置進(jìn)行讀取。待讀取完畢后輸入到相關(guān)的測(cè)試結(jié)果中。而就其它無(wú)法自動(dòng)輸入信息而言，譬如測(cè)試接口、針測(cè)卡、測(cè)試設(shè)備等信息，必須要進(jìn)行手動(dòng)輸入。

基于把控生產(chǎn)線實(shí)際狀況的基礎(chǔ)上，每名錄入員均需進(jìn)行班組個(gè)人生產(chǎn)日?qǐng)?bào)的錄入，工作量相對(duì)較大，同時(shí)考慮到系統(tǒng)實(shí)際需要，于每2小時(shí)需要進(jìn)行一次數(shù)據(jù)錄入，故必須要重視錄入速度。當(dāng)數(shù)據(jù)被錄入子菜單時(shí)，其每頁(yè)面設(shè)計(jì)必須要采用Django的第三方控件，利用其強(qiáng)大功能以達(dá)無(wú)鼠標(biāo)操作目標(biāo)。從本質(zhì)上來(lái)講，輸入員將該子頁(yè)面打開后，僅有鍵盤可進(jìn)行輸入操作，方便較為快捷，與用戶實(shí)際需求吻合。

4.2 集成電路測(cè)試結(jié)構(gòu)文件上傳

針對(duì)集成電路測(cè)試管理系統(tǒng)而言，必須要將測(cè)試設(shè)備工作站所定義的測(cè)試結(jié)果文件輸入數(shù)據(jù)庫(kù)，最終才能構(gòu)成數(shù)據(jù)分析報(bào)表。待晶圓測(cè)試完畢后，測(cè)試設(shè)備將構(gòu)成晶圓測(cè)試結(jié)果的文件轉(zhuǎn)變成一個(gè)傳送信號(hào)，上傳到數(shù)據(jù)庫(kù)服務(wù)器，而服務(wù)器會(huì)依據(jù)文件發(fā)送信頭，最終接納測(cè)試結(jié)果文件。

針對(duì)測(cè)試管理系統(tǒng)為而言，為了確保其傳送速度，本文研究中實(shí)現(xiàn)了三個(gè)方面的優(yōu)化處理：

（1）針對(duì)測(cè)試結(jié)果文件傳送而言，主要應(yīng)用實(shí)時(shí)傳送原則，即傳送時(shí)機(jī)擇取為測(cè)試結(jié)果文件組成后，對(duì)以往分批次傳送方式進(jìn)行了優(yōu)化補(bǔ)充。從整體上來(lái)講，有助于預(yù)防文件過大而促使傳送速度滯后，對(duì)服務(wù)器正常運(yùn)行具有一定的輔助作用;

（2）文件上傳后并未直接植入數(shù)據(jù)庫(kù)中，而是暫時(shí)存入原始數(shù)據(jù)暫存器中，有助于防止某些無(wú)效格式測(cè)試結(jié)果文件被上傳。譬如在測(cè)試中存在了人為中斷現(xiàn)象，而誘導(dǎo)某些測(cè)試數(shù)據(jù)最終轉(zhuǎn)變?yōu)槿哂鄶?shù)據(jù)。經(jīng)由原始數(shù)據(jù)暫存器剔除此類無(wú)效格式文件，能最大限度地確保數(shù)據(jù)庫(kù)文件的精準(zhǔn)性。此外，經(jīng)由原始數(shù)據(jù)暫存器對(duì)測(cè)試結(jié)果文件權(quán)限進(jìn)行整合配置。譬如在存儲(chǔ)過程中可允許訪問統(tǒng)計(jì)結(jié)果，不允許訪問某些重要數(shù)據(jù)。從某種角度上來(lái)講，極大地提高了數(shù)據(jù)庫(kù)的安全性;

（3）針對(duì)測(cè)試管理系統(tǒng)開發(fā)而言，主要采用存儲(chǔ)過程進(jìn)行統(tǒng)計(jì)，包括生產(chǎn)盤存月報(bào)、生產(chǎn)日?qǐng)?bào)、周報(bào)、月報(bào)、季報(bào)、年報(bào)、設(shè)備異常報(bào)警率、生產(chǎn)良率表等。基于應(yīng)用程序界面上，分開統(tǒng)計(jì)功能與查詢功能，應(yīng)用統(tǒng)計(jì)功能對(duì)存儲(chǔ)過程進(jìn)行調(diào)用，基于服務(wù)器端作用下對(duì)信息開展各類匯總作業(yè)，并錄入歷史存表中。而利用查詢功能自歷史表中對(duì)已計(jì)算數(shù)據(jù)進(jìn)行調(diào)用，完善了系統(tǒng)性能，增強(qiáng)了查詢效率。

4.3 集成電路測(cè)試在線預(yù)警、測(cè)試數(shù)據(jù)查詢與分析

就集成電路測(cè)試在線預(yù)警功能模塊而言，主要因測(cè)試生產(chǎn)線工程師少，在測(cè)試過程中，無(wú)法及時(shí)發(fā)現(xiàn)出現(xiàn)的誤測(cè)或不良測(cè)試，為測(cè)試工程師及早發(fā)現(xiàn)問題提供了有力的幫助。而針對(duì)集成電路測(cè)試數(shù)據(jù)查詢而言，該模塊主要考慮到用戶對(duì)生產(chǎn)線實(shí)時(shí)數(shù)據(jù)具有查詢需求，涵蓋產(chǎn)品負(fù)責(zé)人、芯片產(chǎn)品、測(cè)試日期、測(cè)試站點(diǎn)等信息。同時(shí)，數(shù)據(jù)查詢模塊還可查詢各類良率分析報(bào)表，其中查詢功能與統(tǒng)計(jì)功能單獨(dú)使用，有助于用戶自主選擇，其查詢內(nèi)容涵蓋測(cè)試平臺(tái)比較報(bào)表、良率分析年報(bào)、季報(bào)、月報(bào)、日?qǐng)?bào)等。

5.結(jié)束語(yǔ)

綜上所述，本文主要以集成、高效、全方位、先進(jìn)企業(yè)管理要求為出發(fā)點(diǎn)，進(jìn)行集成電路測(cè)試管理系統(tǒng)開發(fā)設(shè)計(jì)，旨在提升集成電路企業(yè)管理水平，增強(qiáng)市場(chǎng)核心競(jìng)爭(zhēng)力，對(duì)半導(dǎo)體測(cè)試行業(yè)中的企業(yè)生產(chǎn)管理系統(tǒng)具有至關(guān)重要的作用。在實(shí)際開發(fā)過程中，由于對(duì)現(xiàn)有測(cè)試生產(chǎn)線上出現(xiàn)的測(cè)試數(shù)據(jù)無(wú)法全面管理，故無(wú)法深入分析影響集成電路測(cè)試生產(chǎn)效率提高的因素，因此在前期做了大量設(shè)備與測(cè)試方法研究。在測(cè)試管理系統(tǒng)數(shù)據(jù)庫(kù)設(shè)計(jì)完成時(shí)，以前臺(tái)開發(fā)工具（Django）、后臺(tái)數(shù)據(jù)庫(kù)（MySQL）為導(dǎo)向，開發(fā)了與用戶操作需求的吻合的集成電路測(cè)試管理系統(tǒng)。在整體開發(fā)過程中，立足于數(shù)據(jù)庫(kù)并發(fā)控制、查詢優(yōu)化等技術(shù)難題角度，確保了高效查詢速度與數(shù)據(jù)操作的完整性，最終集成電路測(cè)試管理系統(tǒng)實(shí)現(xiàn)了五個(gè)功能，包括測(cè)試數(shù)據(jù)錄入、測(cè)試結(jié)果文件上傳、產(chǎn)品測(cè)試在線預(yù)警、數(shù)據(jù)查詢與分析和測(cè)試運(yùn)行相關(guān)報(bào)表生成，與企業(yè)信息化、自動(dòng)化、精益化管理需求相一致，具有較大的應(yīng)用前景。

參考文獻(xiàn)

[1]楊榮.面向模擬IC測(cè)試的高精度數(shù)字化儀的設(shè)計(jì)與實(shí)現(xiàn)[D].電子科技大學(xué)，2013.

[2]朱龍飛.混合集成電路測(cè)試系統(tǒng)上位機(jī)軟件設(shè)計(jì)[D].電子科技大學(xué)，2013.

[3]汪天偉.混合集成電路測(cè)試硬件電路測(cè)試板的設(shè)計(jì)[D].電子科技大學(xué)，2013.

[4]楊建軍.基于嵌入式技術(shù)的集成電路測(cè)試系統(tǒng)軟件設(shè)計(jì)[D].電子科技大學(xué)，2013.

[5]劉軍.漏電保護(hù)專用集成電路測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D].電子科技大學(xué)，2013.

[6]竇艷杰.數(shù)字集成電路測(cè)試矢量輸入方法研究和軟件實(shí)現(xiàn)[D].電子科技大學(xué)，2012.

[7]周厚平.集成電路測(cè)試系統(tǒng)微小微電子參量校準(zhǔn)技術(shù)研究[D].中國(guó)艦船研究院，2012.

[8]尹超平.基于VIIS-EM平臺(tái)的虛擬數(shù)字集成電路測(cè)試儀的研制[D].吉林大學(xué)，2013.

[9]盛諧輝.國(guó)家科技重大專項(xiàng)年度總結(jié)在京召開 于燮康獲得了“個(gè)人突出貢獻(xiàn)獎(jiǎng)”長(zhǎng)電科技、通富微電獲得了“應(yīng)用工程優(yōu)秀團(tuán)隊(duì)獎(jiǎng)”[J].半導(dǎo)體.光伏行業(yè)，2011（01）：56-57.

[10]蔡瑞青.基于Ultra-FLEX測(cè)試系統(tǒng)的集成電路測(cè)試開發(fā)[J].電子與封裝，2013（08）：20-21.

第5篇：集成電路的設(shè)計(jì)流程范文

關(guān)鍵詞：集成電路版圖；CD4002B；芯片解析

作者簡(jiǎn)介：王?。?965-），男，遼寧沈陽(yáng)人，沈陽(yáng)化工大學(xué)信息工程學(xué)院，副教授；樊立萍（1966-），女，山東淄博人，沈陽(yáng)化工大學(xué)信息工程學(xué)院，教授。（遼寧　沈陽(yáng)　110142）

中圖分類號(hào)：G642.0?????文獻(xiàn)標(biāo)識(shí)碼：A?????文章編號(hào)：1007-0079（2012）31-0050-02

“集成電路版圖設(shè)計(jì)”是一門講授集成電路版圖版圖工作原理、設(shè)計(jì)方法和計(jì)算機(jī)實(shí)現(xiàn)的課程，是電子科學(xué)與技術(shù)專業(yè)及相關(guān)電類專業(yè)課程體系中一門重要的專業(yè)課。[1]該課程一般以“模擬電子技術(shù)基礎(chǔ)”、“數(shù)字電子技術(shù)基礎(chǔ)”和“半導(dǎo)體器件”為先修課程，主要講授集成電路雙極工藝和CMOS工藝的基本流程、版圖基本單元的工作原理和結(jié)構(gòu)特點(diǎn)，以及布局布線的設(shè)計(jì)方法。[2]其目的是指導(dǎo)學(xué)生掌握集成電路版圖分析與設(shè)計(jì)技術(shù)，提高學(xué)生實(shí)踐能力和綜合解決問題的能力。由于集成電路芯片外層有封裝，學(xué)生在學(xué)習(xí)該課程前對(duì)版圖無(wú)直觀認(rèn)識(shí)，很多版圖設(shè)計(jì)教材是先講授工藝流程，然后講授單元版圖，最后論述布局布線等內(nèi)容，這樣教學(xué)有悖于從感性到理性的認(rèn)知過程，有礙教學(xué)效果。[3]有的教材在版圖解析方面做了有益嘗試，但由于當(dāng)時(shí)技術(shù)條件限制，采用繪制圖代替芯片解析照片，實(shí)踐性欠佳。為了在有限的學(xué)時(shí)中能夠盡快引導(dǎo)學(xué)生入門，在版圖解析與設(shè)計(jì)兩個(gè)方面的能力都有所提高，筆者將芯片CD4002B解析并應(yīng)用到“集成電路版圖設(shè)計(jì)”課程教學(xué)實(shí)踐中，效果良好。

一、版圖逆向解析

集成電路的設(shè)計(jì)包括邏輯（或功能）設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)和工藝設(shè)計(jì)。通常有兩種設(shè)計(jì)途徑：正向設(shè)計(jì)、逆向設(shè)計(jì)。[2]

逆向設(shè)計(jì)的作用為仿制和獲得先進(jìn)的集成電路設(shè)計(jì)。逆向設(shè)計(jì)的流程為：提取橫向尺寸，提取縱向尺寸和測(cè)試產(chǎn)品的電學(xué)參數(shù)。[2]

對(duì)于本科電子科學(xué)與技術(shù)專業(yè)教學(xué)，版圖的逆向設(shè)計(jì)主要是提取芯片的橫向尺寸。提取芯片橫向尺寸方法為：打開封裝，進(jìn)行拍照、拼圖；由產(chǎn)品的復(fù)合版圖提取電路圖、器件尺寸和設(shè)計(jì)規(guī)則；進(jìn)行電路模擬和畫版圖。

二、CD4002B版圖解析

CD4002B是兩個(gè)四輸入或非門芯片，封裝為雙列14針?biāo)芰戏庋b，根據(jù)芯片編號(hào)規(guī)則判斷為CMOS工藝制造。該電路具有器件類型全面、電路典型的特點(diǎn)，適用于教學(xué)實(shí)踐。

1.CD4002B芯片版圖拍照

首先將芯片放到濃硝酸中加熱，去掉封裝，用去離子水沖洗、吹干后在顯微鏡下拍照鋁層照片。再將芯片放到鹽酸溶液中漂洗去掉鋁層，用去離子水沖洗、吹干后放到氫氟酸溶液中去掉二氧化硅層，經(jīng)去離子水沖洗、吹干后用染色劑染色，雜質(zhì)濃度高部分顏色變深，沖洗、吹干后在顯微鏡下對(duì)無(wú)鋁層（有源層）芯片拍照。

采用圖形編輯軟件分別對(duì)兩層照片進(jìn)行拼接，獲得版圖照片。

2.芯片版圖分析

通過對(duì)CD4002B兩層（鋁層和有源層）照片進(jìn)行分析研究表明：解析的芯片為是一層鋁，且鋁柵極，P阱工藝。該芯片鋁線寬度最小為9微米，柵極寬度為6微米。芯片包含的單元為NMOS、PMOS、反相器、四輸入與非門、電阻、二極管等。

該芯片由兩個(gè)四輸入或非門組成，其中一個(gè)或非門電路圖如圖1所示，其中9、10、11、12管腳為輸入端，14管腳為電源端，13管腳為輸出端和7管腳為地端。四個(gè)輸入端首先分別經(jīng)過一個(gè)反相器，然后接入一個(gè)四輸入與非門，最后經(jīng)過一個(gè)反相器輸出。邏輯關(guān)系經(jīng)過推導(dǎo)和仿真驗(yàn)證為或非門關(guān)系。

為了實(shí)現(xiàn)靜電保護(hù)，在輸入、輸出和電源端分別構(gòu)造靜電保護(hù)。輸入端靜電保護(hù)電路由四個(gè)二極管和一個(gè)限流電阻構(gòu)成；輸出端靜電保護(hù)電路由二個(gè)二極管和一個(gè)限流電阻構(gòu)成；電源端靜電保護(hù)電路由一個(gè)二極管構(gòu)成。

下面以芯片中四輸入與非門版圖和輸入靜電保護(hù)電路說明版圖特點(diǎn)。

該芯片的四輸入與非門版圖如圖2所示。N14、N15、N16、N17為NMOS管，共用一個(gè)P阱，從鋁層分析四個(gè)NMOS管為串聯(lián)關(guān)系。為了節(jié)省面積，相鄰器件源極和漏極共用，即上一個(gè)管子源極是鄰近管子漏極；P14、P15、P16、P17為PMOS管，從鋁層分析四個(gè)NMOS管為并聯(lián)關(guān)系，四個(gè)器件源極相連和漏極相連，提取的電路圖見圖1。

該芯片的輸入管腳都有靜電保護(hù)電路，如圖3所示。其中D5-1、D5-2為兩個(gè)以P阱為P區(qū)的二極管，該管N區(qū)接輸入端，P區(qū)接地；R5為基區(qū)電阻；D5-3、D5-4為以基區(qū)電阻為P區(qū)，襯底為N區(qū)的二極管，其中P區(qū)接電阻，N區(qū)接電源。提取的電路圖見圖1。

三、課程教學(xué)改革

1.教學(xué)大綱的改革

本科生教學(xué)既要注重實(shí)踐教學(xué)又要兼顧理論教學(xué)，不僅要掌握單元的版圖設(shè)計(jì)和軟件使用，還應(yīng)該掌握版圖結(jié)構(gòu)原理。為此確立該課程的基本目標(biāo)為：電路的分析及應(yīng)用，能夠讀懂電路的線路圖，并能進(jìn)行正確分析；版圖識(shí)讀和常見基本器件的版圖設(shè)計(jì)；布局布線與驗(yàn)證修改；[4]掌握版圖的失效機(jī)理，并能掌握特殊器件版圖的設(shè)計(jì)方法。

根據(jù)電子科學(xué)與技術(shù)的課程體系，參考幾種教材制定了特色顯著的教學(xué)大綱。該大綱主要內(nèi)容包括：模擬和數(shù)字集成電路基本單元電路和工作原理；雙極工藝、CMOS工藝和BICMOS工藝的介紹；集成電路的失效機(jī)理和防護(hù)措施；三種工藝的中的NPN和PNP晶體管、NMOS和PMOS晶體管、電阻、電容和電感等器件的版圖和工作原理；特殊器件的版圖及工作原理；[5]版圖布局、布線和標(biāo)準(zhǔn)單元設(shè)計(jì)的基本規(guī)則；逆向版圖的識(shí)別方法；[2]集成電路設(shè)計(jì)軟件的使用方法。[6]

第6篇：集成電路的設(shè)計(jì)流程范文

關(guān)鍵詞：電子科學(xué)與技術(shù)；實(shí)驗(yàn)教學(xué)體系；微電子人才

作者簡(jiǎn)介：周遠(yuǎn)明（1984-），男，湖北仙桃人，湖北工業(yè)大學(xué)電氣與電子工程學(xué)院，講師；梅菲（1980-），女，湖北武漢人，湖北工業(yè)大學(xué)電氣與電子工程學(xué)院，副教授。（湖北 武漢 430068）

中圖分類號(hào)：G642.423 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-0079（2013）29-0089-02

電子科學(xué)與技術(shù)是一個(gè)理論和應(yīng)用性都很強(qiáng)的專業(yè)，因此人才培養(yǎng)必須堅(jiān)持“理論聯(lián)系實(shí)際”的原則。專業(yè)實(shí)驗(yàn)教學(xué)是培養(yǎng)學(xué)生實(shí)踐能力和創(chuàng)新能力的重要教學(xué)環(huán)節(jié)，對(duì)于學(xué)生綜合素質(zhì)的培養(yǎng)具有不可替代的作用，是高等學(xué)校培養(yǎng)人才這一系統(tǒng)工程中的一個(gè)重要環(huán)節(jié)。[1，2]

一、學(xué)科背景及問題分析

1.學(xué)科背景

21世紀(jì)被稱為信息時(shí)代，信息科學(xué)的基礎(chǔ)是微電子技術(shù)，它屬于教育部本科專業(yè)目錄中的一級(jí)學(xué)科“電子科學(xué)與技術(shù)”。微電子技術(shù)一般是指以集成電路技術(shù)為代表，制造和使用微小型電子元器件和電路，實(shí)現(xiàn)電子系統(tǒng)功能的新型技術(shù)學(xué)科，主要涉及研究集成電路的設(shè)計(jì)、制造、封裝相關(guān)的技術(shù)與工藝。[3]由于實(shí)現(xiàn)信息化的網(wǎng)絡(luò)、計(jì)算機(jī)和各種電子設(shè)備的基礎(chǔ)是集成電路，因此微電子技術(shù)是電子信息技術(shù)的核心技術(shù)和戰(zhàn)略性技術(shù)，是信息社會(huì)的基石。此外，從地方發(fā)展來(lái)看，武漢東湖高新區(qū)正在全力推進(jìn)國(guó)家光電子信息產(chǎn)業(yè)基地建設(shè)，形成了以光通信、移動(dòng)通信為主導(dǎo)，激光、光電顯示、光伏及半導(dǎo)體照明、集成電路等競(jìng)相發(fā)展的產(chǎn)業(yè)格局，電子信息產(chǎn)業(yè)在湖北省經(jīng)濟(jì)建設(shè)中的地位日益突出，而區(qū)域經(jīng)濟(jì)發(fā)展對(duì)人才的素質(zhì)也提出了更高的要求。

湖北工業(yè)大學(xué)電子科學(xué)與技術(shù)專業(yè)成立于2007年，完全適應(yīng)國(guó)家、地區(qū)經(jīng)濟(jì)和產(chǎn)業(yè)發(fā)展過程中對(duì)人才的需求，建設(shè)專業(yè)方向?yàn)槲㈦娮蛹夹g(shù)，畢業(yè)生可以從事電子元器件、集成電路和光電子器件、系統(tǒng)（激光器、太能電池、發(fā)光二極管等）的設(shè)計(jì)、制造、封裝、測(cè)試以及相應(yīng)的新產(chǎn)品、新技術(shù)、新工藝的研究與開發(fā)等相關(guān)工作。電子科學(xué)與技術(shù)專業(yè)自成立以來(lái)，始終堅(jiān)持以微電子產(chǎn)業(yè)的人才需求為牽引，遵循微電子科學(xué)的內(nèi)在客觀規(guī)律和發(fā)展脈絡(luò)，堅(jiān)持理論教學(xué)與實(shí)驗(yàn)教學(xué)緊密結(jié)合，致力于培養(yǎng)基礎(chǔ)扎實(shí)、知識(shí)面廣、實(shí)踐能力強(qiáng)、綜合素質(zhì)高的微電子專門人才，以滿足我國(guó)國(guó)民經(jīng)濟(jì)發(fā)展和國(guó)防建設(shè)對(duì)微電子人才的迫切需求。

2.存在的問題與影響分析

電子科學(xué)與技術(shù)是一個(gè)理論和應(yīng)用性都很強(qiáng)的專業(yè)，因此培養(yǎng)創(chuàng)新型和實(shí)用型人才必須堅(jiān)持“理論聯(lián)系實(shí)際”的原則。要想培養(yǎng)合格的應(yīng)用型人才，就必須建設(shè)配套的實(shí)驗(yàn)教學(xué)平臺(tái)。然而目前人才培養(yǎng)有“產(chǎn)學(xué)研”脫節(jié)的趨勢(shì)，學(xué)生參與實(shí)踐活動(dòng)不論是在時(shí)間上還是在空間上都較少。建立完善的專業(yè)實(shí)驗(yàn)教學(xué)體系是電子科學(xué)與技術(shù)專業(yè)可持續(xù)發(fā)展的客觀前提。

二、建設(shè)思路

電子科學(xué)與技術(shù)專業(yè)實(shí)驗(yàn)教學(xué)體系包括基礎(chǔ)課程實(shí)驗(yàn)平臺(tái)和專業(yè)課程實(shí)驗(yàn)平臺(tái)。基礎(chǔ)課程實(shí)驗(yàn)平臺(tái)主要包括大學(xué)物理實(shí)驗(yàn)、電子實(shí)驗(yàn)和計(jì)算機(jī)類實(shí)驗(yàn)；專業(yè)課程實(shí)驗(yàn)平臺(tái)即微電子實(shí)驗(yàn)中心，是本文要重點(diǎn)介紹的部分。在實(shí)驗(yàn)教學(xué)體系探索過程中重點(diǎn)考慮到以下幾個(gè)方面的問題：

第一，突出“厚基礎(chǔ)、寬口徑、重應(yīng)用、強(qiáng)創(chuàng)新”的微電子人才培養(yǎng)理念。微電子人才既要求具備扎實(shí)的理論基礎(chǔ)（包括基礎(chǔ)物理、固體物理、器件物理、集成電路設(shè)計(jì)、微電子工藝原理等），又要求具有較寬廣的系統(tǒng)知識(shí)（包括計(jì)算機(jī)、通信、信息處理等基礎(chǔ)知識(shí)），同時(shí)還要具備較強(qiáng)的實(shí)踐創(chuàng)新能力。因此微電子實(shí)驗(yàn)教學(xué)環(huán)節(jié)強(qiáng)調(diào)基礎(chǔ)理論與實(shí)踐能力的緊密結(jié)合，同時(shí)兼顧本學(xué)科實(shí)踐能力與創(chuàng)新能力的協(xié)同訓(xùn)練，將培養(yǎng)具有創(chuàng)新能力和競(jìng)爭(zhēng)力的高素質(zhì)人才作為實(shí)驗(yàn)教學(xué)改革的目標(biāo)。

第二，構(gòu)建科學(xué)合理的微電子實(shí)驗(yàn)教學(xué)體系，將“物理實(shí)驗(yàn)”、“計(jì)算機(jī)類實(shí)驗(yàn)”、“專業(yè)基礎(chǔ)實(shí)驗(yàn)”、“微電子工藝”、“光電子器件”、“半導(dǎo)體器件課程設(shè)計(jì)”、“集成電路課程設(shè)計(jì)”、“微電子專業(yè)實(shí)驗(yàn)”、“集成電路專業(yè)實(shí)驗(yàn)”、“生產(chǎn)實(shí)習(xí)”和“畢業(yè)設(shè)計(jì)”等實(shí)驗(yàn)實(shí)踐環(huán)節(jié)緊密結(jié)合，相互貫通，有機(jī)銜接，搭建以提高實(shí)踐應(yīng)用能力和創(chuàng)新能力為主體的“基本實(shí)驗(yàn)技能訓(xùn)練實(shí)踐應(yīng)用能力訓(xùn)練創(chuàng)新能力訓(xùn)練”實(shí)踐教學(xué)體系。

第三，兼顧半導(dǎo)體工藝與集成電路設(shè)計(jì)對(duì)人才的不同要求。半導(dǎo)體的產(chǎn)業(yè)鏈涉及到設(shè)計(jì)、材料、工藝、封裝、測(cè)試等不同領(lǐng)域，各個(gè)領(lǐng)域?qū)θ瞬诺囊蠹扔泄残?，也有個(gè)性。為了擴(kuò)展大學(xué)生知識(shí)和技能的適應(yīng)范圍，實(shí)驗(yàn)教學(xué)必須涵蓋微電子技術(shù)的主要方面，特別是目前人才需求最為迫切的集成電路設(shè)計(jì)和半導(dǎo)體工藝兩個(gè)領(lǐng)域。

第四，實(shí)驗(yàn)教學(xué)與科學(xué)研究緊密結(jié)合，推動(dòng)實(shí)驗(yàn)教學(xué)的內(nèi)容和形式與國(guó)內(nèi)外科技同步發(fā)展。倡導(dǎo)教學(xué)與科研協(xié)調(diào)發(fā)展，教研相長(zhǎng)，鼓勵(lì)教師將科研成果及時(shí)融化到教學(xué)內(nèi)容之中，以此提升實(shí)驗(yàn)教學(xué)質(zhì)量。

三、建設(shè)內(nèi)容

微電子是現(xiàn)代電子信息產(chǎn)業(yè)的基石，是我國(guó)高新技術(shù)發(fā)展的重中之重，但我國(guó)微電子技術(shù)人才緊缺，尤其是集成電路相關(guān)人才嚴(yán)重不足，培養(yǎng)高質(zhì)量的微電子技術(shù)人才是我國(guó)現(xiàn)代化建設(shè)的迫切需要。微電子學(xué)科實(shí)踐性強(qiáng)，培養(yǎng)的人才需要具備相關(guān)的測(cè)試分析技能和半導(dǎo)體器件、集成電路的設(shè)計(jì)、制造等綜合性的實(shí)踐能力及創(chuàng)新意識(shí)。

電子科學(xué)與技術(shù)專業(yè)將利用經(jīng)費(fèi)支持建設(shè)一個(gè)微電子實(shí)驗(yàn)教學(xué)中心，具體包括四個(gè)教學(xué)實(shí)驗(yàn)室：半導(dǎo)體材料特性與微電子技術(shù)工藝參數(shù)測(cè)試分析實(shí)驗(yàn)室、微電子器件和集成電路性能參數(shù)測(cè)試與應(yīng)用實(shí)驗(yàn)室、集成電路設(shè)計(jì)實(shí)驗(yàn)室、科技創(chuàng)新實(shí)踐實(shí)驗(yàn)室。使學(xué)生具備半導(dǎo)體材料特性與微電子技術(shù)工藝參數(shù)測(cè)試分析、微電子器件、光電器件參數(shù)測(cè)試與應(yīng)用、集成電路設(shè)計(jì)、LED封裝測(cè)試等方面的實(shí)踐動(dòng)手和設(shè)計(jì)能力，鞏固和強(qiáng)化現(xiàn)代微電子技術(shù)和集成電路設(shè)計(jì)相關(guān)知識(shí)，提升學(xué)生在微電子技術(shù)領(lǐng)域的競(jìng)爭(zhēng)力，培養(yǎng)學(xué)生具備半導(dǎo)體材料、器件、集成電路等基本物理與電學(xué)屬性的測(cè)試分析能力。同時(shí)，本實(shí)驗(yàn)平臺(tái)主要服務(wù)的本科專業(yè)為“電子科學(xué)與技術(shù)”，同時(shí)可以承擔(dān)“通信工程”、“電子信息工程”、“計(jì)算機(jī)科學(xué)與技術(shù)”、“電子信息科學(xué)與技術(shù)”、“材料科學(xué)與工程”、“光信息科學(xué)與技術(shù)”等10余個(gè)本科專業(yè)的部分實(shí)踐教學(xué)任務(wù)。

（1）半導(dǎo)體材料特性與微電子技術(shù)工藝參數(shù)測(cè)試分析實(shí)驗(yàn)室側(cè)重于半導(dǎo)體材料基本屬性的測(cè)試與分析方法，目的是加深學(xué)生對(duì)半導(dǎo)體基本理論的理解，掌握相關(guān)的測(cè)試方法與技能，包括半導(dǎo)體材料層錯(cuò)位錯(cuò)觀測(cè)、半導(dǎo)體材料電阻率的四探針法測(cè)量及其EXCEL數(shù)據(jù)處理、半導(dǎo)體材料的霍爾效應(yīng)測(cè)試、半導(dǎo)體少數(shù)載流子壽命測(cè)量、高頻MOS C-V特性測(cè)試、PN結(jié)顯示與結(jié)深測(cè)量、橢偏法測(cè)量薄膜厚度、PN結(jié)正向壓降溫度特性實(shí)驗(yàn)等實(shí)驗(yàn)項(xiàng)目。完成形式包括半導(dǎo)體專業(yè)實(shí)驗(yàn)課、理論課程的實(shí)驗(yàn)課時(shí)等。

（2）微電子器件和集成電路性能參數(shù)測(cè)試與應(yīng)用實(shí)驗(yàn)室側(cè)重于半導(dǎo)體器件與集成電路基本特性、微電子工藝參數(shù)等的測(cè)試與分析方法，目的是加深學(xué)生對(duì)半導(dǎo)體基本理論、器件參數(shù)與性能、工藝等的理解，掌握相關(guān)的技能，包括器件解剖分析、用圖示儀測(cè)量晶體管的交（直）流參數(shù)、MOS場(chǎng)效應(yīng)管參數(shù)的測(cè)量、晶體管參數(shù)的測(cè)量、集成運(yùn)算放大器參數(shù)的測(cè)試、晶體管特征頻率的測(cè)量、半導(dǎo)體器件實(shí)驗(yàn)、光伏效應(yīng)實(shí)驗(yàn)、光電導(dǎo)實(shí)驗(yàn)、光電探測(cè)原理綜合實(shí)驗(yàn)、光電倍增管綜合實(shí)驗(yàn)、LD/LED光源特性實(shí)驗(yàn)、半導(dǎo)體激光器實(shí)驗(yàn)、電光調(diào)制實(shí)驗(yàn)、聲光調(diào)制實(shí)驗(yàn)等實(shí)驗(yàn)項(xiàng)目。完成形式包括半導(dǎo)體專業(yè)實(shí)驗(yàn)課、理論課程的實(shí)驗(yàn)課時(shí)、課程設(shè)計(jì)、創(chuàng)新實(shí)踐、畢業(yè)設(shè)計(jì)等。

（3）集成電路設(shè)計(jì)實(shí)驗(yàn)室側(cè)重于培養(yǎng)學(xué)生初步掌握集成電路設(shè)計(jì)的硬件描述語(yǔ)言、Cadence等典型的器件與電路及工藝設(shè)計(jì)軟件的使用方法、設(shè)計(jì)流程等，并通過半導(dǎo)體器件、模擬集成電路、數(shù)字集成電路的仿真、驗(yàn)證和版圖設(shè)計(jì)等實(shí)踐過程具備集成電路設(shè)計(jì)的能力，目的是培養(yǎng)學(xué)生半導(dǎo)體器件、集成電路的設(shè)計(jì)能力。以美國(guó)Cadence公司專業(yè)集成電路設(shè)計(jì)軟件為載體，完成集成電路的電路設(shè)計(jì)、版圖設(shè)計(jì)、工藝設(shè)計(jì)等訓(xùn)練課程。完成形式包括理論課程的實(shí)驗(yàn)課時(shí)、集成電路設(shè)計(jì)類課程和理論課程的上機(jī)實(shí)踐等。

（4）科技創(chuàng)新實(shí)踐實(shí)驗(yàn)室則向?qū)W生提供發(fā)揮他們才智的空間，為他們提供驗(yàn)證和實(shí)現(xiàn)自由命題或進(jìn)行科研的軟硬件條件，充分發(fā)揮他們的想象力，目的是培養(yǎng)學(xué)生的創(chuàng)新意識(shí)與能力，包括LED封裝、測(cè)試與設(shè)計(jì)應(yīng)用實(shí)訓(xùn)和光電技術(shù)創(chuàng)新實(shí)訓(xùn)。要求學(xué)生自己動(dòng)手完成所設(shè)計(jì)器件或電路的研制并通過測(cè)試分析，制造出滿足指標(biāo)要求的器件或電路。目的是對(duì)學(xué)生進(jìn)行理論聯(lián)系實(shí)際的系統(tǒng)訓(xùn)練，加深對(duì)所需知識(shí)的接收與理解，初步掌握半導(dǎo)體器件與集成電路的設(shè)計(jì)方法和對(duì)工藝技術(shù)及流程的認(rèn)知與感知。完成形式包括理論課程的實(shí)驗(yàn)課時(shí)、創(chuàng)新實(shí)踐環(huán)節(jié)、生產(chǎn)實(shí)踐、畢業(yè)設(shè)計(jì)、參與教師科研課題和國(guó)家級(jí)、省級(jí)和校級(jí)的各類科技競(jìng)賽及課外科技學(xué)術(shù)活動(dòng)等。

四、總結(jié)

本實(shí)驗(yàn)室以我國(guó)微電子科學(xué)與技術(shù)的人才需求為指引，遵循微電子科學(xué)的發(fā)展規(guī)律，通過實(shí)驗(yàn)教學(xué)來(lái)促進(jìn)理論聯(lián)系實(shí)際，培養(yǎng)學(xué)生的科學(xué)思維和創(chuàng)新意識(shí)，系統(tǒng)了解與掌握半導(dǎo)體材料、器件、集成電路的測(cè)試分析和半導(dǎo)體器件、集成電路的設(shè)計(jì)、工藝技術(shù)等技能，最終實(shí)現(xiàn)培養(yǎng)基礎(chǔ)扎實(shí)、知識(shí)面寬、實(shí)踐能力強(qiáng)、綜合素質(zhì)高、適應(yīng)范圍廣的具有較強(qiáng)競(jìng)爭(zhēng)力的微電子專門人才的目標(biāo)，以滿足我國(guó)國(guó)民經(jīng)濟(jì)發(fā)展和國(guó)防建設(shè)對(duì)微電子人才的迫切需求。

參考文獻(xiàn)：

[1]劉瑞，伍登學(xué).創(chuàng)建培養(yǎng)微電子人才教學(xué)實(shí)驗(yàn)基地的探索與實(shí)踐[J].實(shí)驗(yàn)室研究與探索，2004，（5）：6-9.

第7篇：集成電路的設(shè)計(jì)流程范文

【關(guān)鍵詞】集成電路設(shè)計(jì)大賽；實(shí)踐；創(chuàng)新

To Training Students’Innovative Ability in the Integrated Circuit Design Competition

HU Xiao-ling，YUAN Ying，LIU Qi

（College of Electronics Information and Control Engineering，Beijing University of Technology，Beijing，100124，China）

Abstract：Scientific and technical competition is an important way to promote scientific and technological innovation activities of college students.It is also an important means to cultivate innovative ability of college students.Based on the analysis of the current situation of Chinese information technology，moreover，the training problems in current high education，it describes the active function of the integrated circuits competition in the development of practical and innovative ability of college students.

Keywords：Integrated Circuit Design Competition；Practice；Innovation

1.引言

集成電路作為信息產(chǎn)業(yè)的基礎(chǔ)和核心，是國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展的戰(zhàn)略性產(chǎn)業(yè)，是衡量一個(gè)國(guó)家或地區(qū)現(xiàn)代化程度以及綜合國(guó)力的重要標(biāo)志[1]。自2000年以來(lái)，在國(guó)家政策的大力支持下，我國(guó)集成電路產(chǎn)業(yè)得到了長(zhǎng)足的發(fā)展。但技術(shù)落后仍然制約著我國(guó)集成電路產(chǎn)業(yè)的發(fā)展，因此，如何培養(yǎng)出具有創(chuàng)新精神與實(shí)踐能力的高素質(zhì)設(shè)計(jì)人才已經(jīng)成為當(dāng)前高校的一個(gè)迫切任務(wù)[2-4]。我校作為“國(guó)家集成電路人才培養(yǎng)基地”之一，在集成電路人才培養(yǎng)方面更是肩負(fù)著重要使命。

為了促進(jìn)北京市集成電路產(chǎn)業(yè)發(fā)展需要，進(jìn)一步加強(qiáng)北京市各高校微電子專業(yè)師資隊(duì)伍、教學(xué)實(shí)驗(yàn)室和實(shí)習(xí)實(shí)訓(xùn)基地的建設(shè)，為北京集成電路事業(yè)培養(yǎng)出更多的創(chuàng)新性人才，2011年9月18日在北方工業(yè)大學(xué)舉辦了“2011年北京大學(xué)生集成電路設(shè)計(jì)大賽”，大賽的主題是“全定制集成電路版圖設(shè)計(jì)大賽”。此次大賽由北京電子學(xué)會(huì)主辦、北方工業(yè)大學(xué)承辦，大賽的成功舉辦不僅推動(dòng)了北京市各高校微電子專業(yè)的交流和發(fā)展，同時(shí)也為北京市各高校微電子專業(yè)的課程體系改革起到了強(qiáng)有力的推動(dòng)作用。作為“國(guó)家集成電路人才培養(yǎng)基地”，我校一直致力于尋找各種可以為學(xué)生提供工程實(shí)踐的機(jī)會(huì)，集成電路設(shè)計(jì)大賽無(wú)疑為我們提供了一個(gè)良好的實(shí)踐平臺(tái)，在三個(gè)月的準(zhǔn)備過程中，作為參賽學(xué)校的一名指導(dǎo)教師更是深刻感受到此次大賽在學(xué)生實(shí)踐能力和創(chuàng)新能力培養(yǎng)方面所具有的深遠(yuǎn)意義。

2.高校人才創(chuàng)新能力培養(yǎng)現(xiàn)狀

受傳統(tǒng)的教育思想和教育觀念的影響，目前大學(xué)教育基本還是以知識(shí)學(xué)習(xí)為主，課堂講授多，實(shí)驗(yàn)少，綜合應(yīng)用實(shí)驗(yàn)更少，教學(xué)內(nèi)容也與社會(huì)生產(chǎn)及工程應(yīng)用存在一定脫節(jié)。這種教育模式使學(xué)生雖然有較系統(tǒng)的理論基礎(chǔ)和專業(yè)知識(shí)，但綜合應(yīng)用所學(xué)知識(shí)去分析問題和解決問題的能力仍然不足，“高分低能”的學(xué)生占到了相當(dāng)大的比重。大連民族學(xué)院對(duì)本校工科專業(yè)學(xué)生進(jìn)行的問卷調(diào)查顯示，72.4%的學(xué)生能認(rèn)識(shí)到創(chuàng)新能力對(duì)今后個(gè)人發(fā)展的重要性；42%的學(xué)生認(rèn)為把一整天的時(shí)間都用于實(shí)驗(yàn)室而非自習(xí)室有點(diǎn)“浪費(fèi)學(xué)習(xí)時(shí)間”，其中女生占到65.6%；80.4%的學(xué)生在學(xué)習(xí)時(shí)不會(huì)推導(dǎo)教材中的公式、定理，而只是單純的把它們當(dāng)作解題的工具；獲得過國(guó)家獎(jiǎng)學(xué)金、綜合獎(jiǎng)學(xué)金的同學(xué)中僅有25%的同學(xué)取得過創(chuàng)新競(jìng)賽類的獎(jiǎng)項(xiàng)[5]。問卷結(jié)果表明，大多數(shù)學(xué)生已經(jīng)意識(shí)到創(chuàng)新在今后個(gè)人發(fā)展中具有的重要意義，并且表現(xiàn)出對(duì)創(chuàng)新感興趣，但由于目前大多數(shù)高校對(duì)創(chuàng)新能力培養(yǎng)缺乏正確的引導(dǎo)，大部分同學(xué)仍是將主要精力放在學(xué)習(xí)理論知識(shí)上，不能對(duì)創(chuàng)新活動(dòng)投入較多的時(shí)間和精力，以至于參與創(chuàng)新活動(dòng)的同學(xué)不夠多，部分參與進(jìn)去的同學(xué)也不能長(zhǎng)期堅(jiān)持。

3.大賽對(duì)學(xué)生創(chuàng)新能力的培養(yǎng)

科技大賽是推動(dòng)大學(xué)生從事科技創(chuàng)新活動(dòng)的重要途徑，也是培養(yǎng)學(xué)生科技創(chuàng)新能力的重要手段。同時(shí)，在國(guó)家重大教改項(xiàng)目“質(zhì)量工程”的建設(shè)內(nèi)容“實(shí)踐教學(xué)與人才培養(yǎng)模式改革創(chuàng)新”中積也極倡導(dǎo)“開展大學(xué)生競(jìng)賽活動(dòng)”[6]。

（1）培養(yǎng)了學(xué)生的創(chuàng)新能力

集成電路設(shè)計(jì)大賽激發(fā)了學(xué)生對(duì)工程實(shí)踐的積極性，增強(qiáng)了理論知識(shí)與實(shí)際相結(jié)合的內(nèi)容，為學(xué)生創(chuàng)新能力培養(yǎng)提供了條件。學(xué)生從拿到競(jìng)賽題目開始，就要獨(dú)立完成電路設(shè)計(jì)，單元版圖設(shè)計(jì)，電路版圖設(shè)計(jì)，仿真直至最終的設(shè)計(jì)報(bào)告撰寫，在這一系列過程中學(xué)生會(huì)不斷遇到新情況，新問題，學(xué)生需要調(diào)動(dòng)所學(xué)知識(shí)，尋找發(fā)現(xiàn)問題并探究解決問題的思路、方法，這實(shí)際就是自主學(xué)習(xí)、不斷探索、不斷創(chuàng)新的過程。生尋找發(fā)現(xiàn)問題并加以探究解決問題的思路、方法上來(lái)

（2）提高了學(xué)生的實(shí)踐能力

集成電路設(shè)計(jì)大賽要求學(xué)生把集成電路分析與設(shè)計(jì)，集成電路CAD，集成電路EDA，半導(dǎo)體器件原理等相關(guān)課程中學(xué)到的全面綜合地加以運(yùn)用，使理論知識(shí)與實(shí)踐密切地結(jié)合起來(lái)，從而使這些知識(shí)得到進(jìn)一步鞏固、深化和發(fā)展。集成電路設(shè)計(jì)大賽使學(xué)生在運(yùn)用技術(shù)資料和使用設(shè)計(jì)工具方面的基本技能得到一次綜合訓(xùn)練。通過競(jìng)賽學(xué)生不僅熟練掌握了華大九天EDA設(shè)計(jì)工具的使用，并對(duì)集成電路設(shè)計(jì)流程有了更深刻的認(rèn)識(shí)，使學(xué)生設(shè)計(jì)能力和解決實(shí)際問題的能力有了長(zhǎng)足的進(jìn)步；通過競(jìng)賽學(xué)生知道從事這一行業(yè)應(yīng)該具有怎樣的知識(shí)結(jié)構(gòu)，具有怎樣的工程意識(shí)，為學(xué)生將來(lái)就業(yè)或進(jìn)一步深造奠定了堅(jiān)實(shí)的基礎(chǔ)。

（3）培養(yǎng)學(xué)生的團(tuán)隊(duì)合作意識(shí)

集成電路設(shè)計(jì)大賽要求3名同學(xué)組成一個(gè)參賽團(tuán)隊(duì)，在競(jìng)賽過程中，學(xué)生之間需要良好的溝通，積極配合，以獲取最佳成績(jī)。在這個(gè)過程中學(xué)生會(huì)有意識(shí)的改進(jìn)為人處事的方式，以平和的心態(tài)和隊(duì)友討論問題，耐心聽取并采納別人建議，并默契的分工合作。競(jìng)賽對(duì)學(xué)生自身的溝通能力和團(tuán)隊(duì)協(xié)作精神具有良好的促進(jìn)作用。

4.結(jié)束語(yǔ)

集成電路設(shè)計(jì)大賽不僅為微電子專業(yè)的學(xué)生提供了一個(gè)提高自己實(shí)踐能力、培養(yǎng)創(chuàng)新精神的平臺(tái)，同時(shí)通過參賽學(xué)生的知識(shí)面也得到了拓展，為今后從事復(fù)雜的工程設(shè)計(jì)和科研打下了堅(jiān)實(shí)的基礎(chǔ)。此外，本屆大賽無(wú)疑也為高校教師提供了一個(gè)良好的交流學(xué)習(xí)平臺(tái)。

參考文獻(xiàn)

[1]集成電路產(chǎn)業(yè)“十一五”專項(xiàng)規(guī)劃．

[2]張興,黃如,張?zhí)炝x,等.北京大學(xué)國(guó)家集成電路人才培養(yǎng)基地建設(shè)思路[J].中國(guó)集成電路,2004(7):79-82．

[3]韓力,曾祥仁.電氣信息類專業(yè)人才培養(yǎng)模式及教學(xué)內(nèi)容體系改革的研究與實(shí)踐[J].重慶大學(xué)學(xué)報(bào):社會(huì)科學(xué)版,2001,7(5):78-79.

[4]黃兆信.大類招生:現(xiàn)代大學(xué)人才培養(yǎng)趨勢(shì)[J].中國(guó)高教研究,2004,2:41-43．

[5]霍苗,馬國(guó)艷,李忠楠.以科技競(jìng)賽為載體,提高工科大學(xué)生的創(chuàng)新能力[J].價(jià)值工程,

2011,18:9.

第8篇：集成電路的設(shè)計(jì)流程范文

關(guān)鍵詞：優(yōu)化算法 集成電路 優(yōu)化 設(shè)計(jì)

中圖分類號(hào)：G71 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2015）08（a）-0044-04

由于大量芯片制造技術(shù)變革，使得集成電路具有更加龐大的規(guī)模，在片上系統(tǒng)有更多復(fù)雜性的設(shè)計(jì)，要求芯片在進(jìn)行設(shè)計(jì)時(shí)，不光有相應(yīng)的集成電路知識(shí)，還要能夠進(jìn)行更加快捷的電路設(shè)計(jì)。在進(jìn)行相應(yīng)的電路設(shè)計(jì)時(shí)，需要權(quán)衡各個(gè)性能指標(biāo)，將其最優(yōu)性能發(fā)揮出來(lái)，使用更多目標(biāo)化的領(lǐng)域進(jìn)行電路優(yōu)化，還需要權(quán)衡各個(gè)目標(biāo)，保證達(dá)到最優(yōu)化的同時(shí)，不會(huì)消耗各自的性能，保證各個(gè)目標(biāo)間不存在惡劣影響，并互相保證最優(yōu)化功能[1]。

對(duì)于系統(tǒng)復(fù)雜性的設(shè)計(jì)，通過對(duì)設(shè)計(jì)過程的加速，來(lái)進(jìn)行相應(yīng)計(jì)算機(jī)的輔助綜合性分析，包括對(duì)電路進(jìn)行模擬、射頻等辦法。數(shù)字電路能夠更加簡(jiǎn)單的將不同邏輯層次進(jìn)行抽離，提高電路的自動(dòng)分布。模擬電路設(shè)計(jì)過程，因?yàn)榉N類繁多，結(jié)構(gòu)差異巨大，設(shè)計(jì)需要大量的人力物力和技術(shù)指導(dǎo)。在一個(gè)小的芯片中，射頻電路雖然占用面積小，但是設(shè)計(jì)成本和設(shè)計(jì)時(shí)間卻要超出想象，其內(nèi)產(chǎn)生的相應(yīng)寄生效應(yīng)，會(huì)導(dǎo)致電路的失真，無(wú)疑對(duì)電路優(yōu)化增加阻礙。智能優(yōu)化算法通過自然界的生物群體進(jìn)行相關(guān)智能表現(xiàn)的一系列現(xiàn)象，并能夠設(shè)計(jì)出較為基礎(chǔ)的優(yōu)化算法，并同生物一樣，能夠?qū)⒓呻娐愤M(jìn)行更加優(yōu)化的智能設(shè)計(jì)，極好的調(diào)整自我，來(lái)適應(yīng)周圍環(huán)境變化。有效地將智能算法在各種大范圍的電路設(shè)計(jì)中進(jìn)行應(yīng)用，可以更好地增加電路設(shè)計(jì)效率，解決集成電路中存在的多沖突指標(biāo)。還能夠發(fā)揮出自身潛在特點(diǎn)，提供設(shè)計(jì)者相應(yīng)的數(shù)據(jù)庫(kù)進(jìn)行電路方面的設(shè)計(jì)工作。

1 智能優(yōu)化算法

人們利用自然界來(lái)認(rèn)識(shí)更多的事物，并通過事物的來(lái)源進(jìn)行想象和創(chuàng)造。智能優(yōu)化算法也就是基于自然界，進(jìn)行適應(yīng)性啟發(fā)，從而模擬進(jìn)化出來(lái)的利用計(jì)算機(jī)進(jìn)行表達(dá)的方法。智能優(yōu)化算法具體可以包括模擬退火、禁忌搜索、群智能優(yōu)化等，能夠通過各種模擬自然界的相關(guān)程序，擴(kuò)大搜索范圍，具有較強(qiáng)的全局搜索特點(diǎn)，可以得到更為優(yōu)化的解決傳統(tǒng)問題的辦法，從任何研究角度，都能提供較為新穎的解決辦法。

1.1 禁忌搜索

禁忌搜索算法是通過對(duì)人類的大腦進(jìn)行記憶啟發(fā)的算法，具有更加廣闊的搜索范圍，有全局搜索的功能[2]。利用十二表法來(lái)鎖住搜索區(qū)域，通過相應(yīng)的禁忌準(zhǔn)則來(lái)減少重復(fù)搜索的工作量，釋放禁忌中的優(yōu)良個(gè)體，具有多樣性的搜索功能，減少系統(tǒng)陷入僵局，尋找到最適合的全局最優(yōu)。

1.1.1 流程

禁忌搜索算法需要尋找到一個(gè)較為可行的點(diǎn)作為當(dāng)前的初始解，再通過對(duì)其所在結(jié)構(gòu)的函數(shù)鄰域解來(lái)進(jìn)行相關(guān)鄰域的創(chuàng)建工作，隨后選出一定的鄰域解作為候選[3]。如果選出的候選是最優(yōu)目標(biāo)，測(cè)得結(jié)果比搜索出來(lái)的最優(yōu)還好，就成為“超過預(yù)想狀態(tài)”，可以忽略其禁忌特點(diǎn)，用其作為當(dāng)前解，填入禁忌中，修改每任禁忌對(duì)象；如果選出的候選不是最優(yōu)目標(biāo)，那么這一結(jié)果就不能夠出現(xiàn)在禁忌中，忽略禁忌中的最優(yōu)解和當(dāng)前解間的差異，將其填入禁忌中，改動(dòng)每任緊急對(duì)象，反復(fù)搜索，直至找到“超過預(yù)想狀態(tài)”。具體的禁忌算法流程見圖1。

1.1.2 關(guān)鍵要素

完整的最優(yōu)算法通常包括多種要素，當(dāng)然禁忌算法也如此，這些要素都會(huì)影響緊急搜索是否能夠找到最優(yōu)解。十二表法主要包括禁忌表、移動(dòng)與鄰域、適配值函數(shù)、對(duì)象、長(zhǎng)度、初始解、候選解、藐視、終止準(zhǔn)則等[4]。

（1）初始解，也就是進(jìn)行搜索時(shí)的最初狀態(tài)，初始解是通過隨機(jī)辦法生成的，遇到復(fù)雜約束時(shí)，隨機(jī)生成的初始解就不一定可行，因此具有很大的局限性。對(duì)于初始解的選取，在一個(gè)集成電路的設(shè)計(jì)中，占據(jù)較為重要的地位，選定合適的初始解，能夠有效降低工作量，增加搜索效率和搜索質(zhì)量。

（2）移動(dòng)與鄰域。一個(gè)生成新的最優(yōu)解的過程就是所謂的移動(dòng)。移動(dòng)通常需要依據(jù)具體情況進(jìn)行針對(duì)性的分析[5]。鄰域就是利用當(dāng)前所解，通過一些列的移動(dòng)產(chǎn)生的新的最優(yōu)解，領(lǐng)域主要視具體情況而定，而鄰域結(jié)構(gòu)能夠高質(zhì)量的保證其搜索產(chǎn)生的最優(yōu)解，從而增加算法的效率。

（3）候選解作為當(dāng)前領(lǐng)域解中的最優(yōu)解，其范圍大小通過搜索速度來(lái)確定。遇到較大規(guī)模的問題時(shí)，候選解的范圍則會(huì)變大，結(jié)合鄰域搜索的速度，通常只用當(dāng)前解作為候選集。

（4）適配值函數(shù)類似于遺傳算法中的適應(yīng)度函數(shù)，主要是為了評(píng)價(jià)單個(gè)個(gè)體的優(yōu)劣情況。通常適配值函數(shù)都會(huì)改變目標(biāo)函數(shù)來(lái)選擇，當(dāng)遇到的目標(biāo)函數(shù)具有較大的計(jì)算量時(shí)，需要簡(jiǎn)單的改進(jìn)適應(yīng)算法，只要能夠?qū)烧弑３衷谝欢ǚ秶鷥?nèi)，就可以當(dāng)做適配值函數(shù)。

（5）禁忌表作為設(shè)計(jì)禁忌對(duì)象時(shí)的特有結(jié)構(gòu)，能夠有效防止搜索陷入重復(fù)的死循環(huán)僵局，也能夠保證算法不會(huì)拘泥在局部最優(yōu)解之內(nèi)[6]。而禁忌對(duì)象和長(zhǎng)度作為緊急表中的兩個(gè)主要因素，前者影響表內(nèi)的變化，通常改變這些元素能夠有效避免其搜索到的結(jié)果是局部最優(yōu)解，可以使用狀態(tài)本身，后者是適配值，當(dāng)做禁忌對(duì)象；而后者則表示了禁忌表的范圍。

（6）藐視準(zhǔn)則，代表的是一種渴望與破禁的水平[7]，當(dāng)移動(dòng)后的解要優(yōu)于最優(yōu)解時(shí)，就可以進(jìn)行移動(dòng)，不論該結(jié)果是否存在于禁忌表之中。滿足這個(gè)條件，就是藐視準(zhǔn)則。通常情況下，這一準(zhǔn)則就是為了預(yù)防遺失最優(yōu)解而設(shè)立的。

（7）終止準(zhǔn)則，當(dāng)使用禁忌法進(jìn)行搜索時(shí)，找不到最優(yōu)解，也就是說搜索到的結(jié)果不能夠保證是全局最優(yōu)解，也不能夠利用目前已知的數(shù)據(jù)進(jìn)行判斷，所以需要使用終止準(zhǔn)則進(jìn)行停止搜索的工作。

1.1.3 特點(diǎn)和應(yīng)用

同智能優(yōu)化的其他算法比較，禁忌優(yōu)化算法能夠更好的跳出思維的局限，利用全局進(jìn)行搜索，并且該算法可以接受一定的差解，可以很好的進(jìn)行局部搜索，又兼顧全局搜索[8]。而禁忌優(yōu)化算法的缺點(diǎn)則是對(duì)于初始解和鄰域的依賴程度較大，不能夠很好的進(jìn)行串行算法，降低了全局搜索的能力，多個(gè)關(guān)鍵性參數(shù)導(dǎo)致其并行算法的影響小，一旦出現(xiàn)不當(dāng)?shù)脑O(shè)置，很容易降低整體算法的計(jì)算能力。由于禁忌優(yōu)化算法能夠更好的解決小規(guī)模問題的優(yōu)化，所以對(duì)于最短時(shí)間內(nèi)解決在設(shè)計(jì)超大規(guī)模的集成電路芯片問題時(shí)，具有較多的應(yīng)用，在生產(chǎn)、組合、電路設(shè)計(jì)、神經(jīng)網(wǎng)絡(luò)等領(lǐng)域應(yīng)用較為廣泛，并有很多函數(shù)方面的全局最優(yōu)解研究，通過不斷改進(jìn)禁忌算法，能夠擁有更加廣泛的適用范圍。近年來(lái)，對(duì)于模擬退火算法同禁忌優(yōu)化算法結(jié)合的方案也有一定程度的研究，利用二者配合使用的混合式搜索算法，能夠較好的解決相關(guān)問題，并進(jìn)行算法的優(yōu)化工作。

1.2 模擬退火算法

模擬退火算法是一種利用概率來(lái)接收新事物的Metropolis準(zhǔn)則[9]。進(jìn)行組合間最優(yōu)解的尋找工作，主要的思想是根據(jù)固體物質(zhì)在退火時(shí)，依據(jù)溫度的變化，選出的最高熵值（即內(nèi)部無(wú)序狀態(tài)），熵值下降（即粒子逐漸出現(xiàn)一定的規(guī)律），通過這一過程進(jìn)行溫度的平衡狀態(tài)，從而達(dá)到基本溫度狀態(tài)，也就是最低熵值（即固體內(nèi)部最低內(nèi)能），這一過程同尋求最優(yōu)解的過程極為相似，概率論上利用退火過程進(jìn)行模擬來(lái)解釋相關(guān)模型。

1.2.1 流程

模擬退火算法開始于一個(gè)較高溫度，隨著溫度的降低，呈現(xiàn)一種跳躍的征象，利用目標(biāo)函數(shù)搜索全局，尋找全局最優(yōu)解[10]。模擬退火算法可以說是一種能夠進(jìn)行多問題解決的優(yōu)化辦法，基本上能夠進(jìn)行全局優(yōu)化。

（1）Metropolis準(zhǔn)則，假設(shè)一個(gè)系統(tǒng)的自由能等于系統(tǒng)內(nèi)能與系統(tǒng)溫度的差值，用公式（1）代表，s是系統(tǒng)的熵。假設(shè)恒溫系統(tǒng)的兩個(gè)狀態(tài)是i和l，使用公式（2）和（3）表示。

F=E-Ts （1）

Fi=Ei-Tsi （2）

Fl=El-Tsl （3）

通過計(jì)算可以得出，F(xiàn)=Fl-Fi=Ei- El-（Tsi+Tsl）=E-Ts。當(dāng)系統(tǒng)從狀態(tài)l變成狀態(tài)i時(shí)，F(xiàn)則會(huì)小于正常，說明能量明顯減少，熵值明顯增加，對(duì)自身變化較大。因此，溫度恒定，系統(tǒng)會(huì)把自身的非平衡狀態(tài)轉(zhuǎn)變?yōu)槠胶鉅顟B(tài)，由溫度決定兩因素的地位。假設(shè)微粒的原始狀態(tài)l是固體物質(zhì)當(dāng)前所處的狀態(tài)，使用能量狀態(tài)Ei來(lái)表示，隨后利用一個(gè)抗干擾裝置，隨機(jī)改變微粒位置，產(chǎn)生了一個(gè)新的能量狀態(tài)El，如果Ei

R=Exp[-（Ei- El）/kT] （4）

T代表絕對(duì)溫度，k是常數(shù)，R

Pl=1/z*exp（-El/kT） （5）

Pl代表系統(tǒng)處于微觀l的概率，而exp（-El/kT）是分布因子。當(dāng)處于較高溫度時(shí)，系統(tǒng)能夠接收能量差距極大的新狀態(tài)，所以，當(dāng)溫度處于一個(gè)較低的水平時(shí)，系統(tǒng)接收的新狀態(tài)要求僅有極小幅度的變化，所以對(duì)于不同溫度而言，具有相同的熱運(yùn)動(dòng)原理，但是溫度是零攝氏度時(shí)，任何的Ei>El均是不成立的。

（2）流程，假定初始溫度是T0，初始點(diǎn)是X0，計(jì)算初始點(diǎn)的函數(shù)值是f（X0），隨機(jī)產(chǎn)生的擾動(dòng)為X，新點(diǎn)則變?yōu)楣剑?）。計(jì)算該函數(shù)f（X1）和該函數(shù)同初始值之間存在的差異，即公式（7）。

X1=X+X （6）

f=f（X1）-f（X0） （7）

如果差異函數(shù)f低于正常，則下一次進(jìn)行退火的模擬初始點(diǎn)可以使用新的點(diǎn)來(lái)代替；如果差異函數(shù)f高于正常，則需要計(jì)算新點(diǎn)接收的概率，即公式（8）。

P（f）=exp（-f/kT） （8）

在[0，1]區(qū)間內(nèi)，偽隨機(jī)產(chǎn)生的數(shù)s，如果P（f）低于s，則下一次進(jìn)行退火的模擬初始點(diǎn)可以使用新的點(diǎn)來(lái)代替，否則需要重復(fù)Metropolis準(zhǔn)則，直到選出合適的數(shù)值為止。

1.2.2 關(guān)鍵要素

（1）狀態(tài)空間和鄰域函數(shù)。狀態(tài)空間也就是搜索空間，包括所有編碼后產(chǎn)生的可行解。在進(jìn)行候選解的創(chuàng)建時(shí)，需要盡可能使用原始狀態(tài)函數(shù)進(jìn)行創(chuàng)建，從而充滿整個(gè)空間[11]。

（2）狀態(tài)轉(zhuǎn)移概率，也就是接受概率，使用Metropolis準(zhǔn)則，在進(jìn)行可行解的轉(zhuǎn)化過程時(shí)，也受到T（溫度參數(shù)）的影響。

（3）冷卻進(jìn)度表T，是從高溫T0到低溫冷卻時(shí)進(jìn)行相應(yīng)管理的一個(gè)進(jìn)度表。如果使用T（t）來(lái)表示溫度，經(jīng)典的模擬退火算法進(jìn)行冷卻的方式使用公式（9）表示。快速冷卻法則可以用公式（10）表示。

T（t）=T0/lg（1+t） （9）

T（t）=T0/（1+t） （10）

以上兩種辦法都能夠降低模擬退火點(diǎn)至全局最小。冷卻進(jìn)度表也說明該算法的效率，并且要想得到最佳組合，需要進(jìn)行大量實(shí)驗(yàn)才能夠得到。

（4）初始溫度，如果具有較高的初始溫度，那么會(huì)有較高的概率搜到高質(zhì)量解，但需要更長(zhǎng)的運(yùn)算時(shí)間。對(duì)于初始溫度的給定時(shí)，需要結(jié)合算法優(yōu)化所消耗的時(shí)間和效率，通常有兩種辦法，一是利用均勻辦法產(chǎn)生的一種狀態(tài)，將每一個(gè)目標(biāo)函數(shù)都設(shè)定為初始溫度。另一個(gè)辦法是使用任意產(chǎn)生的狀態(tài)，利用最大目標(biāo)函數(shù)進(jìn)行確認(rèn)，記錄其差值，即max，根據(jù)差值使用某一函數(shù)作為初始溫度。

（5）外循環(huán)終止準(zhǔn)則，又叫做終止算法準(zhǔn)則，常用準(zhǔn)則包括設(shè)置溫度終止閾值，外循環(huán)的迭代，系統(tǒng)熵穩(wěn)定程度的判定。

（6）內(nèi)循環(huán)終止準(zhǔn)則，也就是Metropol

is準(zhǔn)則，利用不同溫度選出不同候選解，又被稱為是抽樣穩(wěn)定性質(zhì)準(zhǔn)則，主要包含以下內(nèi)容：目標(biāo)函數(shù)均值是否穩(wěn)定，連續(xù)若干個(gè)目標(biāo)函數(shù)變化幅度，采樣辦法。

1.2.3 特點(diǎn)和應(yīng)用

模擬退火算法通過概率的辦法尋求全局最優(yōu)解，不受初始值的影響，能夠緩慢進(jìn)行收斂，能夠較好的進(jìn)行多數(shù)據(jù)的并行、擴(kuò)展和通用，使用極高的效率進(jìn)行有關(guān)最優(yōu)化組合問題的解。不足之處是在一定程度上，雖然能夠降低程序陷入優(yōu)化僵局的可能性，但在進(jìn)行大范圍搜索時(shí)，需要多次進(jìn)行計(jì)算，從而尋找到最優(yōu)解，在實(shí)際的應(yīng)用中，這一缺點(diǎn)極大地增加了工作量，不利于優(yōu)化計(jì)算效率。

作為一種較為通用的使用隨機(jī)辦法進(jìn)行搜索的計(jì)算方法，模擬退火算法已經(jīng)廣泛的在機(jī)器學(xué)習(xí)、神經(jīng)、生產(chǎn)、圖象等領(lǐng)域進(jìn)行應(yīng)用，對(duì)自動(dòng)設(shè)計(jì)的模擬集成電路，應(yīng)用模擬退火算法進(jìn)行設(shè)計(jì)，多目標(biāo)進(jìn)行優(yōu)化設(shè)計(jì)等。

1.3 遺傳算法

遺傳算法是基于達(dá)爾文生物進(jìn)化論有關(guān)自然選擇同生物進(jìn)化過程進(jìn)行相關(guān)的計(jì)算所制作出來(lái)的模型，足以滿足適者生存與優(yōu)勝劣汰的生物界遺傳機(jī)制。

1.3.1 流程

遺傳算法優(yōu)化問題解叫做個(gè)體，通常使用變量序列來(lái)表示，叫做染色體或基因串。利用簡(jiǎn)單的字符或數(shù)字表示染色體，通常使用0和1的二進(jìn)制進(jìn)行表示，或利用其他特殊問題進(jìn)行表示，叫做編碼。

遺傳算法開始于種群，依據(jù)適者生存與優(yōu)勝劣汰的生物界遺傳機(jī)制，不斷進(jìn)行迭代進(jìn)化，通過選擇、交叉和變異生成新種群，從而產(chǎn)生最優(yōu)解。遺傳算法流程圖如圖2所示。

1.3.2 優(yōu)點(diǎn)及應(yīng)用

遺傳算法依據(jù)適者生存與優(yōu)勝劣汰的生物界遺傳機(jī)制，主要優(yōu)點(diǎn)包括以下幾點(diǎn)。第一，不需要使用函數(shù)，就能夠直接對(duì)結(jié)構(gòu)對(duì)象進(jìn)行有關(guān)求導(dǎo)的操作；第二，遺傳算法整體優(yōu)化不受梯度和輔助的影響，只受目標(biāo)和適應(yīng)度的影響；第三，使用一定概率進(jìn)行變遷，不需要固定在某一區(qū)域，很好的對(duì)搜索方向進(jìn)行校正和適應(yīng)，從而自動(dòng)獲得結(jié)果；第四，遺傳算法具有較強(qiáng)的全局搜索力。以上這些優(yōu)點(diǎn)很好地為相對(duì)較為復(fù)雜的問題進(jìn)行有關(guān)系統(tǒng)求解時(shí)提供了相應(yīng)的框架，因此被廣泛地應(yīng)用在人們各個(gè)領(lǐng)域的生活中。

2 基于遺傳算法的二級(jí)運(yùn)放電路優(yōu)化

利用遺傳算法進(jìn)行有關(guān)系統(tǒng)優(yōu)化能夠使用更少的資源來(lái)設(shè)計(jì)自動(dòng)化電路優(yōu)化，既降低硬件的成本又縮短設(shè)計(jì)的使用時(shí)間。利用仿真軟件進(jìn)行有關(guān)電路設(shè)計(jì)的優(yōu)化，能夠使用更加精確的模型進(jìn)行優(yōu)化，但是其缺點(diǎn)在于巨大的求解空間導(dǎo)致耗費(fèi)時(shí)間長(zhǎng)。所以目前有一種提法是根據(jù)電路性能進(jìn)行相關(guān)遺傳算法的解析，具有用時(shí)短、操作性能有所改善的優(yōu)點(diǎn)。對(duì)于不是要求很嚴(yán)格的設(shè)計(jì)條件，可以使用二級(jí)運(yùn)放進(jìn)行電路設(shè)計(jì)，更加縮短設(shè)計(jì)時(shí)間。

2.1 二級(jí)運(yùn)放的電路分析

進(jìn)行有關(guān)集成電路的模擬中，使用運(yùn)算放大器，能夠很好的將單元模塊進(jìn)行高倍放大，通常情況下，使用反饋網(wǎng)絡(luò)進(jìn)行有關(guān)電路模塊功能的重組。運(yùn)算放大器作為一種較為重要的模擬和數(shù)模信號(hào)的系統(tǒng)電路模塊，已經(jīng)被應(yīng)用到各種系統(tǒng)的電路設(shè)計(jì)之中，運(yùn)算放大器主要包括輸入差分、增益中間、緩沖輸出以及電路偏置和補(bǔ)償四種?；窘Y(jié)構(gòu)如圖3所示。

2.2 二級(jí)運(yùn)算放大器性能指標(biāo)

下面通過二級(jí)運(yùn)算放大器的交流小信號(hào)模型對(duì)運(yùn)放的重要性能進(jìn)行分析。第一級(jí)運(yùn)放為M1-5的差分運(yùn)放構(gòu)成，第二級(jí)運(yùn)放為M6-7的共源放大器構(gòu)成。二級(jí)運(yùn)放等效模型如圖4所示。

轉(zhuǎn)換速率，又叫做壓擺率，也就是說在運(yùn)算放大器進(jìn)行電壓輸出時(shí)候產(chǎn)生的轉(zhuǎn)換速率，很好的提示運(yùn)放速度。在輸入端連接一個(gè)比較活躍的信號(hào)，通過運(yùn)放輸出測(cè)得最大上升速率。

2.3 遺傳算法對(duì)電路進(jìn)行優(yōu)化設(shè)計(jì)

目前一種較為新穎的優(yōu)化電路生成辦法是在小環(huán)境范圍進(jìn)行有關(guān)二級(jí)運(yùn)放的優(yōu)化。具體編碼方式包括集合染色體內(nèi)的各種未知參數(shù)，使用0和1的二進(jìn)制代碼，代表不同的設(shè)計(jì)電路的方案。使用每個(gè)指標(biāo)的性能函數(shù)相乘，得到適應(yīng)度函數(shù)，從而顯示出最大化目標(biāo)函數(shù)和最小化目標(biāo)函數(shù)。

自適應(yīng)免疫遺傳算法是目前較為新穎的智能優(yōu)化改進(jìn)算法，求解模擬相關(guān)生物學(xué)中的免疫系統(tǒng)，利用抗體的產(chǎn)生來(lái)排除抗原。自適應(yīng)免疫遺傳算法使用一種較為高質(zhì)量的節(jié)約資源進(jìn)行有關(guān)機(jī)制的克隆，對(duì)于優(yōu)化解即抗體進(jìn)行高概率的選擇，同適應(yīng)度函數(shù)有一個(gè)正比例關(guān)系。選定個(gè)體后將其復(fù)制傳代，放棄本身的親和力，也就是抗原抗體的匹配度，將優(yōu)化的目標(biāo)函數(shù)作為個(gè)體抗原。利用自適應(yīng)免疫遺傳算法，提出相應(yīng)電路圖的設(shè)計(jì)圖案，如圖5。

自適應(yīng)免疫遺傳算法引入生物界內(nèi)免疫系統(tǒng)相關(guān)概念與免疫系統(tǒng)方法，有效提升遺傳算法進(jìn)行全局搜索方面的能力，并有效進(jìn)行相關(guān)速度的收斂。改進(jìn)后算法能夠有效的克服傳統(tǒng)算法中過早收斂的問題，以及盲目進(jìn)行交叉和變異的操作，進(jìn)行自適應(yīng)免疫遺傳算法電路的優(yōu)化，如圖6所示。

2.4 電路優(yōu)化及仿真結(jié)果

運(yùn)算放大器作為在進(jìn)行電路的集成模擬過程中應(yīng)用最為廣泛的電路，也具有較大的功耗和時(shí)間模塊，所以不同的方法設(shè)計(jì)顯示出不同的電路性能。比較具有代表性的二級(jí)運(yùn)算放大器的電路圖如圖7所示。

從圖7可以看出，對(duì)于具有特定結(jié)構(gòu)的功能電路，如果擁有較為合理的尺寸設(shè)計(jì)，可以得到一個(gè)較為固定的電路指標(biāo)，某一性能改變會(huì)導(dǎo)致其他性能的變化。依據(jù)自身的電路設(shè)計(jì)經(jīng)驗(yàn)和實(shí)際電路的設(shè)計(jì)要求，來(lái)選擇合理的電路設(shè)計(jì)，雖然使用優(yōu)化算法可以在設(shè)計(jì)電路時(shí)進(jìn)行一定的優(yōu)化，但是有關(guān)電路性能方面的解析，有關(guān)目標(biāo)函數(shù)準(zhǔn)確性模型的建立，具有一定的限制條件，需要進(jìn)行更加深入的研究。

3 結(jié)語(yǔ)

智能優(yōu)化算法在當(dāng)今的很多領(lǐng)域內(nèi)，都是重點(diǎn)的研究項(xiàng)目，該文主要針對(duì)智能優(yōu)化算法的產(chǎn)生和發(fā)展進(jìn)行闡述，并詳細(xì)分析了幾種較為典型的智能優(yōu)化算法，其中，最具有代表性的集中算法是粒子群優(yōu)化、遺傳算法等。雖然該文分析和研究的是集成電路進(jìn)行智能設(shè)計(jì)的更為優(yōu)化的方法，但是今后對(duì)于集成電路的智能設(shè)計(jì)，還有很多問題值得進(jìn)行深入研究。

參考文獻(xiàn)

[1]郭文忠，陳國(guó)龍，陳振.離散粒子群優(yōu)化算法研究綜述[J].福州大學(xué)學(xué)報(bào)（自然科學(xué)版），2011，39（5）：631-638.

[2]胡小婷，田澤.基于DO-254的航空集成電路設(shè)計(jì)保障研究[J].計(jì)算機(jī)技術(shù)與發(fā)展，2012，22（8）：189-191，195.

[3]張志偉.模數(shù)混合信號(hào)集成電路自動(dòng)設(shè)計(jì)技術(shù)研究[J].陜西理工學(xué)院學(xué)報(bào)（自然科學(xué)版），2013，29（4）：25-29.

[4]張孟娟.張江高科技園區(qū)集成電路設(shè)計(jì)企業(yè)發(fā)展之研究[J].經(jīng)濟(jì)研究導(dǎo)刊，2013（12）：26-28，79.

[5]冼志勇，徐潔.戰(zhàn)略性新興產(chǎn)業(yè)知識(shí)產(chǎn)權(quán)保護(hù)的協(xié)同合作機(jī)制研究―― 以集成電路設(shè)計(jì)公司為例[J].科學(xué)管理研究，2013，31（4）：57-60.

[6]劉俐，趙杰.針對(duì)職業(yè)崗位需求探索集成電路設(shè)計(jì)技術(shù)課程教學(xué)新模式[J].中國(guó)職業(yè)技術(shù)教育，2012（2）：5-8.

[7]王高峰，趙文生.三維集成電路中的關(guān)鍵技術(shù)問題綜述[J].杭州電子科技大學(xué)學(xué)報(bào)，2014，34（2）：1-7.

[8]武玉華，路而紅，梁巨輝，等.數(shù)字密碼鎖專用集成電路的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2010，18（12）：2842-2845.

[9]岳亞杰，楊慧晶，張宏國(guó).集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)人才培養(yǎng)模式的探究[J].黑龍江教育（高教研究與評(píng)估），2013（3）：62-63.

第9篇：集成電路的設(shè)計(jì)流程范文

 

1CDIO工程教育理念

 

CDIO工程教育模式，是由美國(guó)麻省理工學(xué)院、瑞典皇家工學(xué)院等四所大學(xué)共同創(chuàng)立的工程教育改革模式。是近年來(lái)國(guó)際工程教育改革的最新成果，CDIO是構(gòu)思(Conceive)、設(shè)計(jì)(Design)、實(shí)施(Implement)、運(yùn)作(Operate)4個(gè)英文單詞的縮寫，以產(chǎn)品從研發(fā)到運(yùn)行的生命周期為載體讓學(xué)生以主動(dòng)的、實(shí)踐的、與課程之間有機(jī)聯(lián)系的方式學(xué)習(xí)掌握知識(shí)&-4。迄今已有幾十所世界著名大學(xué)加入了CDIO國(guó)際組織，這些學(xué)校采用CDIO工程教育理念和教學(xué)大綱開展教學(xué)實(shí)踐，取得了良好的效果。

 

2存在的問題與課程建設(shè)思想

 

微電子技術(shù)研究的中心問題是集成電路的設(shè)計(jì)與制造,將數(shù)以億計(jì)的晶體管集成在一個(gè)芯片上。微電子技術(shù)是信息技術(shù)的基礎(chǔ)和支柱，是21世紀(jì)發(fā)展最活躍和技術(shù)增長(zhǎng)最快的高新科技，其產(chǎn)業(yè)已超過汽車工業(yè)，成為全球第一大產(chǎn)業(yè)。微電子工藝課程主要介紹微電子器件和集成電路制造的工藝流程，平面工藝中各種工藝技術(shù)的基本原理、方法和主要特點(diǎn)。其課程建設(shè)思想是使學(xué)生對(duì)半導(dǎo)體器件和半導(dǎo)體集成電路制造工藝及原理有一個(gè)較為完整和系統(tǒng)的概念，掌握當(dāng)前微電子芯片制作的工藝流程、主要設(shè)備、檢測(cè)方法及其發(fā)展趨勢(shì)^7]。

 

但目前該課程教學(xué)中存在較多問題，教學(xué)效果不佳，主要有如下幾點(diǎn)：(1)教材陳舊，沒有較適合的雙語(yǔ)教材，難以適應(yīng)跨國(guó)際的微電子制造工藝新技術(shù)的快速發(fā)展;(2)教學(xué)內(nèi)容信息量大，在教學(xué)時(shí)間短、內(nèi)容多的情況下，教師難以合理安排教學(xué)進(jìn)度;(3)在課程設(shè)置上重理論輕實(shí)踐，技術(shù)性和實(shí)踐性的內(nèi)容較少，與迅速發(fā)展的工業(yè)實(shí)際脫節(jié);(4)教學(xué)方法單一,理論聯(lián)系實(shí)際不緊密，不利于學(xué)生課堂積極性的提高與創(chuàng)造性的發(fā)揮“5)實(shí)踐教學(xué)環(huán)境較差，由于微電子工藝設(shè)備十分昂貴，有待加強(qiáng)高校精密貴重儀器設(shè)備和優(yōu)質(zhì)實(shí)驗(yàn)教學(xué)資源共享平臺(tái)和運(yùn)行機(jī)制的建設(shè);(6)教評(píng)形式單一，忽略了實(shí)踐教學(xué)與考核，致使大多數(shù)學(xué)生只是死記硬背書本知識(shí)的學(xué)習(xí)方式來(lái)應(yīng)付考試。

 

3微電子工藝的課程建設(shè)

 

3.1教材選取及教學(xué)內(nèi)容改革

 

本課程教材選用經(jīng)歷了《芯片制造一半導(dǎo)體工藝制程實(shí)用教程》、《現(xiàn)代集成電路制造工藝原理》到目前的首選教材：國(guó)外電子與通信教材系列中，美國(guó)MichaelQiurk和JulianSerda著《半導(dǎo)體制造技術(shù)》韓鄭生的中文翻譯本。該書不僅詳細(xì)介紹芯片制造中的每一關(guān)鍵工藝，而且介紹了支持這些工藝的設(shè)備以及每一道工藝的質(zhì)量檢測(cè)和故障排除;并吸收了當(dāng)今最新技術(shù)資料，如用于亞0.25pm工藝的最新技術(shù):化學(xué)機(jī)械拋光、淺槽隔離以及雙大馬士革等工藝;內(nèi)容豐富、全面、深入淺出、直觀形象、思考習(xí)題量大，并附有大量的結(jié)構(gòu)示意圖、設(shè)備圖和SEM圖片，學(xué)生很容易理解，最主要的相對(duì)前兩本教材,它更加突出實(shí)際工藝，弱化了較抽象的原理。

 

教學(xué)內(nèi)容上采取調(diào)整部分章節(jié)，突出教學(xué)重點(diǎn)，并適當(dāng)增減部分教學(xué)內(nèi)容。本課程的目的是使學(xué)生掌握半導(dǎo)體芯片制造的工藝和基本原理，并具有一定的工藝設(shè)計(jì)和分析能力,課程僅32學(xué)時(shí)，而教材分20章,600頁(yè)，所以教師需要精選課堂授課內(nèi)容。從襯底制備、薄膜淀積、摻雜技術(shù)到圖形加工光刻技術(shù)以及布線與組裝,所涉及的概念比較多，要突出重點(diǎn)：薄膜淀積(氧化、蒸發(fā)、濺射、MOCVD和外延等)，光刻與刻蝕技術(shù)、摻雜技術(shù)，需章節(jié)調(diào)整系統(tǒng)整合;對(duì)非關(guān)鍵工藝的5~8章(介紹半導(dǎo)體制造中的化學(xué)藥品、污染及缺陷等內(nèi)容)只作為學(xué)生課后自學(xué)閱讀。第2章的半導(dǎo)體材料特性已在“固體物理”課程中詳細(xì)介紹，第3章的器件技術(shù)已在‘‘半導(dǎo)體物理“晶體管原理”課程中介紹，第20章裝配與封裝會(huì)在“集成電路封裝與測(cè)試”課程中介紹，故無(wú)需重復(fù)講解。將第9章集成電路制造工藝概況放在后面串通整過工藝講解，即通過聯(lián)系單項(xiàng)工藝流程,具體分析講解典型的CMOS芯片制造工藝流程,如由n-MOS和p-MOS兩個(gè)晶體管構(gòu)成的CMOS反相器，這樣能夠加深對(duì)離子注入、化學(xué)氣相淀積、光刻關(guān)鍵技術(shù)、集成電路的隔離技術(shù)以及VLSI的接觸與互連技術(shù)等內(nèi)容的理解。

 

另一方面，指導(dǎo)學(xué)生查閱相關(guān)資料，對(duì)教材內(nèi)容作必要的補(bǔ)充，微電子工藝技術(shù)的發(fā)展迅速，因此需要隨時(shí)跟蹤微電子工藝的發(fā)展動(dòng)態(tài)、技術(shù)前沿以及遇到的挑戰(zhàn)。特征尺寸為45nm的集成電路已批量生產(chǎn)，高K介質(zhì)/金屬柵層疊結(jié)構(gòu)、應(yīng)變硅技術(shù)已采用。而現(xiàn)有的集成電路工藝教材很少能涉及到這些新技術(shù)，為了防止知識(shí)陳舊，應(yīng)多關(guān)注集成電路工藝的最新進(jìn)展，尤其是已經(jīng)投入批量生產(chǎn)的工藝技術(shù)，及時(shí)將目前主流的工藝技術(shù)融入課程教學(xué)中。

 

3.2教學(xué)方法的改革

 

(1)開發(fā)多媒體工藝教學(xué)軟件，利用多媒體技術(shù)，將動(dòng)畫、聲音、圖形、圖像、文字、視頻等進(jìn)行合理的處理，利用大量二維和三維的多媒體圖片、視頻來(lái)展示和講解復(fù)雜的工藝構(gòu)造過程。開發(fā)圖文聲像并茂的微電子工藝多媒體計(jì)算機(jī)輔助教學(xué)軟件，給學(xué)生以直觀、清楚的認(rèn)識(shí)，有助于提高教學(xué)質(zhì)量。

 

(2)微電子工藝綜合共享實(shí)驗(yàn)平臺(tái)建設(shè)，集成電路的制造設(shè)備價(jià)格昂貴，環(huán)境條件要求苛刻，運(yùn)轉(zhuǎn)與維護(hù)費(fèi)用很大，國(guó)內(nèi)僅部分高校擁有集成電路工藝試驗(yàn)線或部分實(shí)驗(yàn)分析設(shè)備。按照有償服務(wù)或互惠互利原則共享設(shè)備儀器資源，創(chuàng)建各院校之間和與企業(yè)之間的“微電子工藝綜合共享實(shí)驗(yàn)平臺(tái)”可極大的提高集成電路工藝及其實(shí)驗(yàn)課程教學(xué)效果，即解決了一些院校資金短缺問題，同時(shí)也部分補(bǔ)償了大型設(shè)備的日常使用和維護(hù)費(fèi)用問題。其綜合共享實(shí)驗(yàn)平臺(tái)包括金屬有機(jī)化合物MOCVD沉積技術(shù)、分子束外延、RF射頻磁控濺射、XPS、XRD及AFM分析測(cè)試、光刻、離子注入等涉及投資巨大的儀器設(shè)備實(shí)驗(yàn)項(xiàng)目。

 

(3)拓展實(shí)踐能力的校企合作，讓學(xué)生帶著理論知識(shí)走進(jìn)企業(yè)的真實(shí)工程環(huán)境，探索利用企業(yè)先進(jìn)的工藝線資源進(jìn)行工藝實(shí)驗(yàn)教學(xué)與參觀實(shí)習(xí)6-9]。參觀實(shí)習(xí)能夠使學(xué)生對(duì)集成電路的生產(chǎn)場(chǎng)地,超凈環(huán)境要求具有深刻的感性認(rèn)識(shí)，對(duì)單晶硅制造流程、芯片制造工藝過程以及芯片的測(cè)試和封裝的了解也更加系統(tǒng)和全面。同時(shí)利用假期安排學(xué)生去企業(yè)實(shí)習(xí)，讓學(xué)生參與企業(yè)的部分生產(chǎn)環(huán)節(jié)，親身感受實(shí)際工藝生產(chǎn)過程，增加學(xué)生對(duì)企業(yè)的了解，也利于企業(yè)選拔優(yōu)秀學(xué)生。

 

(4)工藝視頻與工藝實(shí)驗(yàn)輔助教學(xué)，由于微電子工藝內(nèi)容與生產(chǎn)密切結(jié)合，不能單靠抽象的書本知識(shí)教學(xué)，對(duì)于學(xué)生無(wú)法了解到的一些工藝實(shí)驗(yàn)與設(shè)備，可通過錄像教學(xué)來(lái)補(bǔ)充。本學(xué)院購(gòu)置了清華大學(xué)微電子所的集成電路工藝設(shè)備錄像與多媒體教學(xué)系統(tǒng)，結(jié)合國(guó)外英文原版的工藝流程視頻,通過工藝視頻把實(shí)際工藝流程、設(shè)備和設(shè)備操作等形象地展示在課堂。多媒體教學(xué)系統(tǒng)提供了氧化、擴(kuò)散和離子注入三項(xiàng)工藝設(shè)備操作模擬，可使學(xué)生身臨其境地對(duì)所學(xué)的基本工藝進(jìn)行簡(jiǎn)單的模擬。同時(shí)結(jié)合課堂教學(xué)開設(shè)半導(dǎo)體平面工藝實(shí)驗(yàn)，主要包括以：氧化、光刻、擴(kuò)散、蒸鋁、反刻、劃片、裝架、燒結(jié)、封裝。實(shí)驗(yàn)以教師講解與學(xué)生動(dòng)手相結(jié)合，既培養(yǎng)了學(xué)生的實(shí)際動(dòng)手能力，又使學(xué)生掌握了科學(xué)分析問題的方法，激發(fā)了學(xué)生的學(xué)習(xí)興趣,加深學(xué)生對(duì)課堂理論知識(shí)的理解。

 

3.3多元化的考核評(píng)價(jià)體系

 

對(duì)學(xué)生的考核是對(duì)其具體學(xué)習(xí)成果的度量，也是檢驗(yàn)教學(xué)改革成效的重要手段，為了更科學(xué)合理的考核學(xué)生，我們建立了多元化的更加注重過程參與的考試評(píng)價(jià)體系，降低了期末考試在總成績(jī)中所占比例，最大限度避免學(xué)生靠死記硬背來(lái)應(yīng)付考試和學(xué)生創(chuàng)新思維被抑制、高分低能現(xiàn)象產(chǎn)生。這種多元化、過程性的成績(jī)?cè)u(píng)定方法，強(qiáng)調(diào)知識(shí)的積累與構(gòu)建過程，消除了學(xué)生重理論輕實(shí)踐,考前死記硬背應(yīng)付考試的弊病?？傇u(píng)成績(jī)由平時(shí)成績(jī)和期末考試成績(jī)兩部分構(gòu)成。但加大平時(shí)成績(jī)的權(quán)重,平時(shí)成績(jī)即包括了作業(yè)與考勤，還包括綜合性實(shí)驗(yàn)成績(jī)、設(shè)計(jì)仿真、國(guó)外工藝視頻翻譯、專題小論文和專題PPT論壇團(tuán)隊(duì)成績(jī)等。同時(shí)在期末考題中增加openanswerquestion型、工藝過程設(shè)計(jì)型題目110-11。

 

4結(jié)語(yǔ)